用以减少锯割缺陷的经改进探测垫设计的制作方法
【技术领域】
[0001]本发明涉及集成电路的领域。更特定来说，本发明涉及集成电路中的金属化层。
【背景技术】
[0002]含有通过锯割道分离的集成电路的半导体晶片可具有经金属化结构，例如锯割道中的测试组件。经金属化结构可包含电介质层中的互连引线及探测垫。在将集成电路分离的锯割过程期间，来自经金属化结构的金属可导致集成电路的边缘处的短路缺陷。电介质层中的由于锯割过程导致的裂缝及碎片也可导致集成电路的边缘处的缺陷。
【发明内容】
[0003]下文呈现简化
【发明内容】
以便提供对本发明的一或多个方面的基本理解。本
【发明内容】
并非本发明的扩展概述，且既不打算识别本发明的关键或紧要元件，也不打算记述其范围。而是，本
【发明内容】
的主要目的为以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。
[0004]一种集成电路晶片可通过包含形成所述晶片中的集成电路之间的锯割道中的测试结构的过程而形成。所述测试结构可包含由金属互连件形成的多个探测垫结构。每一探测垫结构包含与邻近集成电路的互连层级同时由金属互连元件形成的至少一个探测垫。所述探测垫结构可包含与所述集成电路中的互连层级一样多的探测垫，其中所述探测垫经形成以便串联电连接到所述测试结构的至少一个实例。多个所述探测垫结构可经形成以使得每一探测垫结构中的所述探测垫中的至少一者包含若干垫分段，所述垫分段中的每一分段的最大横向尺寸可高达含有所述垫分段的所述探测垫的宽度的75%。包含所述垫分段的所述探测垫进一步不含所述同一互连层级的金属互连元件的作为具有长于所述探测垫的所述宽度的75%的横向尺寸的所述垫分段的实例。
【附图说明】
[0005]图1是具有锯割道的集成电路晶片的横截面，所述锯割道含有根据一实施例形成的多个探测垫结构。
[0006]图2A到图21是具有锯割道的集成电路晶片的横截面，所述锯割道含有根据图1的实施例形成的多个探测垫结构，所述图是以连续制作阶段描绘的。
[0007]图3是含有在邻近集成电路之间的锯割道的半导体晶片的俯视图，所述锯割道具有根据一实施例形成的多个经分段探测垫。
[0008]图4是含有在邻近集成电路之间的锯割道的半导体晶片的俯视图，所述锯割道具有根据另一实施例形成的多个经分段探测垫。
[0009]图5是含有在邻近集成电路之间的锯割道的半导体晶片的俯视图，所述锯割道具有根据替代实施例形成的多个经分段探测垫。
[0010]图6是含有在邻近集成电路之间的锯割道的半导体晶片的俯视图，所述锯割道具有根据又一实施例形成的多个经分段探测垫。
[0011]图7到图14是具有根据各种实施例形成的探测垫结构的半导体晶片的横截面。
[0012]图15到图17是具有根据实施例形成的探测垫结构及上覆未分段表面垫的半导体晶片的横截面。
【具体实施方式】
[0013]参考附图描述本发明，其中贯穿各图使用相似参考编号来指定类似或等效元件。所述图未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例性应用来描述本发明的数个方面。应理解，众多特定细节、关系及方法经陈述以提供对本发明的理解。然而，相关领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或者使用其它方法的情况下实践本发明。在其它实例中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不受动作或事件的所图解说明排序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，未必需要所有所图解说明动作或事件来实施根据本发明的方法。
[0014]一种集成电路晶片可通过包含形成所述晶片中的集成电路之间的锯割道中的测试结构的过程而形成。所述测试结构可包含由金属互连件形成的多个探测垫结构。每一探测垫结构包含与邻近集成电路的互连层级同时由金属互连元件形成的至少一个探测垫。所述探测垫结构可包含与所述集成电路中的互连层级一样多的探测垫，其中所述探测垫经形成以便串联电连接到所述测试结构的至少一个实例。多个所述探测垫结构可经形成以使得每一探测垫结构中的所述探测垫中的至少一者包含若干垫分段，所述垫分段中的每一分段的最大横向尺寸可高达含有所述垫分段的所述探测垫的宽度的75%。包含所述垫分段的所述探测垫进一步不含所述同一互连层级的金属互连元件的作为具有长于所述探测垫的所述宽度的75%的横向尺寸的所述垫分段的实例。
[0015]出于本说明的目的，术语“横向”将理解为指平行于半导体晶片的顶部表面的方向。
[0016]图1是具有锯割道的集成电路晶片的横截面，所述锯割道含有根据一实施例形成的多个探测垫结构。集成电路晶片100包含半导体衬底102，半导体衬底102可为(举例来说)单晶体硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体定向的区的混合定向技术(HOT)晶片或适用于制作集成电路的其它半导体材料。晶片100包含形成于衬底102上及其中的第一集成电路104 ;图1中仅展示所述集成电路的一部分。第一集成电路104可包含任选第一划刻密封件106，任选第一划刻密封件106包含环绕第一集成电路104的互连金属元件。晶片100还包含邻近第二集成电路108，邻近第二集成电路108还可包含任选第二划刻密封件110。锯割道112安置于晶片100中在第一集成电路104与第二集成电路108之间。第一集成电路104及第二集成电路108包含金属互连层级(举例来说，第一互连层级116、第二互连层级118及第三互连层级120)。金属互连层级116、118及120安置于电介质材料层122中，电介质材料层122可能包含(举例来说)二氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氮化硅、氧氮化硅、碳化硅、碳氮化硅、氧碳氮化硅、有机硅酸盐玻璃(OSG)、掺杂有碳的氧化硅(SiCO或⑶O)及/或甲基倍半硅氧烷(MSQ)的层。
[0017]锯割道112含有多个探测垫结构124。探测垫结构124的每一实例包含第一互连层级116的未分段第一探测垫126、第二互连层级118的经分段第二探测垫128及第三互连层级120的经分段第三探测垫130。未分段第一探测垫126不包含垫分段。第二探测垫128包含多个垫分段132。第三探测垫130包含多个垫分段138。
[0018]探测垫的宽度界定为在垂直于第一集成电路104的邻接锯割道112的边界及第二集成电路108的邻接锯割道112的边界(邻近于所述探测垫)的方向上，所述探测垫中的垫分段的边缘之间的最宽横向距离。举例来说，第三探测垫130的宽度114为第三探测垫130中的垫分段138的边缘之间的最宽横向距离，使得探测垫宽度114垂直于第一集成电路104的邻接锯割道112的边界及第二集成电路108的邻接锯割道112的边界(邻近于第三探测垫1301。
[0019]第二探测垫128中的垫分段132的每一实例具有可高达探测垫宽度114的75%的最大横向尺寸136。第二探测垫128不含最大横向尺寸大于探测垫宽度114的75%的第二互连层级118的金属互连元件的实例。在本实施例的一个版本中，第二探测垫128中的垫分段132的每一实例的最大横向尺寸136可高达探测垫宽度114的50%，且第二探测垫128不含最大横向尺寸大于探测垫宽度114的50%的第二互连层级118的金属互连元件的实例。在又一版本中，第二探测垫128中的垫分段132的每一实例的最大横向尺寸136可高达探测垫宽度114的25%，且第二探测垫128不含最大横向尺寸大于探测垫宽度114的25%的第二互连层级118的金属互连元件的实例。第二探测垫128的垫分段132的至少一部分通过第一互连层级116与第二互连层级118之间的通孔134的至少一个实例电连接到第一探测垫126。
[0020]第三探测垫130的垫分段138的每一实例具有可高达探测垫宽度114的75%的最大横向尺寸140。第三探测垫130不含最大横向尺寸140大于探测垫宽度114的75%的第三互连层级120的金属互连元件的实例。在本实施例的一个版本中，第三探测垫130中的垫分段138的每一实例的最大横向尺寸140可高达探测垫宽度114的50%，且第三探测垫130不含最大横向尺寸大于探测垫宽度114的50%的第三互连层级120的金属互连元件的实例。在又一版本中，第三探测垫130中的垫分段138的每一实例的最大横向尺寸140可高达探测垫宽度114的25%，且第三探测垫130不含最大横向尺寸大于探测垫宽度114的25%的第三互连层级120的金属互连元件的实例。第三探测垫130的垫分段138的至少一部分通过第二互连层级118与第三互连层级120之间的通孔142的至少一个实例电连接到第二探测垫128。
[0021]在本实施例的一个版本中，第二探测垫128及第三探测垫130可在每一横向方向上(即，在垂直于及平行于第一集成电路104及第二集成电路108的邻接锯割道112的边界(其邻近于探测垫128及130)的方向上)为45微米宽。第二探测垫128的垫分段132及第三探测垫130的垫分段138可具有1.5微米到2.5微米的横向尺寸。在另一版本中，第二探测垫128及第三探测垫130可在每一横向方向上为80微米宽。
[0022]表面垫144可安置于探测垫结构124中的顶部探测垫130上，举例来说，导线结合垫或凸块垫。表面垫144并非晶片100的互连层级的部分。图1中已移除表面垫144的部分以图解说明第三探测垫130中的垫分段138的配置。
[0023]图2A到图21是具有锯割道的集成电路晶片的横截面，所述锯割道含有根据图1的实施例形成的多个探测垫结构，所述图是按连续制作阶段描绘的。参考图2A，晶片100包含如参考图1所描述的半导体衬底102。晶片100包含可能包含任选第一划刻密封件106的第一集成电路104及具有任选第二划刻密封件110的邻近第二集成电路108