如图36所示，步骤181是将 金属227降低至ILD层223的高度的CMP工艺。如图37所示，步骤183是使金属227凹进 ILD层223内的蚀刻工艺。在一些实施例中，在步骤183中，使一个或多个WFM金属237与 金属227 -起凹进。在一些实施例中，在步骤183中，使覆盖和阻挡金属层239与金属227 一起凹进。然而，在一些实施例中，在步骤183中，不能使一个或多个WFM金属237和覆盖 和阻挡金属层239与金属227 -起有效地凹进。在该些实施例中，通过处理BARC辅助回蚀 刻110B使在步骤183中至少不能与金属227有效地凹进的层凹进。
[0085] 如图38所示，工艺100B继续进行步骤185:沉积第H ILD层225。如图39所示， 步骤187是将ILD层225降低至与ILD层223相同的高度的CMP工艺。如图39所示，ILD 层225的厚度238通常是由通过蚀刻183使金属227凹进的程度决定的。在一些实施例中， 厚度238在从1 0A至1 000A的范围内。在一些实施例中，厚度238是在WFM层237上方的 ILD层223的高度244的50%至95%的范围内，其中，WFM层237位于錯247上方的中间沟 道处。使厚度238超过高度244的一半提供理想的绝缘量，但工艺窗口相对较窄。
[008引在一些实施例中，BARC辅助回蚀刻110B使一个或多个WFM层237凹进的程度等于 或大于蚀刻183使金属227凹进的程度。该导致WFM层237位于金属227的上表面下方。 在大多数实施例中，BARC辅助回蚀刻110B不降低任何WFM层237的厚度240,其中，WFM层 237位于錯247上方的中间沟道处。BARC辅助回蚀刻110B可W使WFM层237凹进至该些 参数的限度内。
[0087] 本发明提供了一种制造集成电路器件的方法，该方法包括；通过一系列操作处理 半导体衬底，该一系列操作形成形貌可变表面，形貌可变表面包括位于表面上的材料的层。 材料的层在衬底上的高度变化。在表面上方旋涂形成聚合物底部抗反射涂层炬ARC)。烘 烤在BARC中引发交联。CMP去除BARC的第一部分。然后蚀刻去除BARC的第二部分并实 现BARC的自上而下凹进。在一些实施例中，蚀刻在BARC和高度变化的层之间具有低选择 性。在一些实施例中，去除BARC的第二部分的蚀刻同时降低层的高度并实现层的自上而下 凹进。
[0088] 通过本发明提供的方法实现了至少刚开始高度可变的材料层的平坦凹进。可W去 除特定高度之上的任何材料层。可W保护基本上位于特定高度下方的结构不受污染并保持 完整。当使用的磨料在CMP期间与BARC形成離键时，该方法可W特别有效。
[0089] 本发明也提供了一种制造集成电路器件的方法，该方法包括：在半导体衬底上形 成伪栅极堆叠件，在伪栅极堆叠件上方形成硬掩模，使用硬掩模图案化伪栅极堆叠件W形 成伪栅极，形成邻近伪栅极的间隔件，W及形成与间隔件对准的源极和漏极。然后通过在伪 栅极上方沉积底部抗反射涂层、化学机械抛光W形成包括底部抗反射涂层的表面的平坦上 表面、等离子体蚀刻化学机械抛光的表面W使BARC凹进至大约伪栅极的高度W及在去除 BARC之前去除硬掩模来去除硬掩模。在一些实施例中，使BARC凹进至大约伪栅极的高度的 蚀刻也去除硬掩模。
[0090] 本发明还提供了一种制造集成电路器件的方法，该方法包括替换栅极工艺。该方 法包括；在半导体衬底上形成具有伪栅极的finFET，伪栅极具有高度并环绕錯，形成覆盖 半导体衬底的第一介电层，去除伪栅极W形成沟槽，W及在一些錯的沟道区上方形成功函 数金属层。至少一些沟槽的长度的至少一部分W功函数金属层为内衬，并且功函数金属层 在一些位置处上升至沟槽的顶部。然后通过沉积聚合物底部抗反射涂层、烘烤W使底部抗 反射涂层交联、化学机械抛光W形成包括底部抗反射涂层的平坦上表面W及在化学机械抛 光之后进行等离子体蚀刻使功函数层凹进。等离子体蚀刻使BARC变为凹进在沟槽内。在 一些实施例中，等离子体蚀刻也降低功函数金属层到达的高度，并使功函数金属层变为凹 进在沟槽内。该工艺可W通过介电层防止功函数金属引起短路，介电层将随后形成在沟槽 的上部W使栅电极与上面的结构绝缘。
[0091] 上面概述了多个实施例的特征，使得本领域普通技术人员可W更好地理解本发明 的各个方面。本领域普通技术人员应该理解，他们可W容易地使用本发明作为基础来设计 或修改用于实施与在此所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结 构。本领域普通技术人员也应该认识到，该种等同构造并不背离本发明的精神和范围，并且 在不背离本发明的精神和范围的情况下，在此他们可W作出多种变化、替换W及改变。
【主权项】
1. 一种制造集成电路器件的方法，包括： 通过一系列操作处理半导体衬底以形成形貌可变表面，所述形貌可变表面包括位于所 述表面上的材料的层，其中，所述层在所述衬底上的高度变化； 在所述表面上方旋涂聚合物底部抗反射涂层（BARC); 通过烘烤在所述BARC中引发交联； 化学机械抛光以去除所述BARC的第一部分；以及 蚀刻以实现所述BARC的自上而下凹进。2. 根据权利要求1所述的方法，其中，实现所述BARC的自上而下凹进的所述蚀刻是在 所述BARC和所述材料之间具有低选择性并实现所述材料的层的自上而下凹进的蚀刻。3. 根据权利要求1所述的方法，其中，所述化学机械抛光停止在所述材料的层上。4. 根据权利要求2所述的方法，其中，所述蚀刻使所述BARC和所述材料的层凹进所述 表面上的介电层内。5. 根据权利要求2所述的方法，其中，所述旋涂、所述化学机械抛光、和具有低选择性 的所述蚀刻发生在替换栅极工艺内并形成所述替换栅极工艺的部分。6. 根据权利要求1所述的方法，其中，所述材料的层是硬掩模的层。7. 根据权利要求1所述的方法，其中，所述材料的层是形成金属栅电极的部分的功函 数金属。8. 根据权利要求7所述的方法，其中，在一个或多个finFET鳍上方形成所述金属栅电 极。9. 一种制造集成电路器件的方法，包括： 在半导体衬底上方形成伪栅极堆叠件； 在所述伪栅极堆叠件上方形成硬掩模； 使用所述硬掩模图案化所述伪栅极堆叠件以形成伪栅极； 形成邻近所述伪栅极的间隔件； 形成与所述间隔件对准的源极和漏极； 在所述伪栅极上方形成聚合物底部抗反射涂层（BARC)，其中，所述BARC填充所述伪栅 极之间的间隙； 烘烤所述BARC; 化学机械抛光以形成包括所述BARC的平坦上表面； 等离子体蚀刻化学机械抛光的表面，其中，所述等离子体蚀刻使所述BARC凹进至大约 所述伪栅极的高度；以及 在去除所述BARC之前去除所述硬掩模。10. -种制造集成电路器件的方法，包括： 在半导体衬底上形成具有伪栅极的finFET，所述伪栅极具有高度并环绕鳍； 形成第一介电层，所述第一介电层覆盖所述半导体衬底，并且所述第一介电层的高度 至少等于所述伪栅极的高度； 去除所述伪栅极以形成位于所述第一介电层内的沟槽； 在一些所述鳍的沟道区上方形成功函数金属层，其中，至少一些所述沟槽的长度的至 少一部分以所述功函数金属层为内衬，从而所述功函数金属层在一些位置处上升至所述沟 槽的顶部； 形成聚合物底部抗反射涂层（BARC)，其中，所述BARC位于所述功函数金属层之上并且 填充所述沟槽； 烘烤所述BARC; 化学机械抛光以形成包括所述BARC的平坦上表面；以及 在所述化学机械抛光之后，进行等离子体蚀刻，其中，所述等离子体蚀刻使所述BARC变为凹进在所述沟槽内。
【专利摘要】一种IC器件制造工艺实现了材料的平坦凹进，该材料初始在衬底上的高度变化。方法包括：形成底部抗反射涂层(BARC)，烘烤以在BARC中引发交联，CMP以去除BARC的第一部分并形成平坦表面，然后等离子体蚀刻以实现BARC的平坦凹进。等离子体蚀刻可以在BARC和凹进的材料之间具有低选择性，从而使BARC和材料同时凹进。去除特定高度之上的任何材料。可以保护基本上位于特定高度下方的结构不受污染并保持完整。当使用的磨料在CMP期间与BARC形成醚键时，该方法可以特别有效。本发明涉及用于平坦凹进或去除可变高度层的BARC辅助工艺。
【IPC分类】H01L21/77, H01L21/67
【公开号】CN104916583
【申请号】CN201410239159
【发明人】刘文贵, 蔡腾群, 林国楹, 李胜男, 周有伟, 连国成, 林长生, 洪志昌, 卢永诚
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年9月16日
【申请日】2014年5月30日
【公告号】US20150263132