一种制作方法、阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及液晶显示装置的制作领域，特别是一种制作方法、阵列基板及显示装置。
【背景技术】
[0002]在IXD(液晶显示器)或OLED(有机发光二极管)显示器中，每个像素点都是由集成在像素点后面的TFT (Thin Film Transistor，薄膜场效应晶体管)来驱动，从而可以做到高速度、高亮度、高对比度的显示屏幕信息。在现在的生产技术中，多采用多晶硅或非晶硅来制造TFT。多晶硅的载流子迀移率为10-200cm2/V，明显高于非晶硅的载流子迀移率(lcm2/V)，所以多晶硅相对于非晶硅具有更高的电容性和存储性。对于IXD和0LED，TFT —般形成于玻璃基板上，由于玻璃的热力学限制，多晶硅TFT的结晶特性及离子注入后退火的过程往往不能得到有效的恢复，则在反偏电压的情况下会出现较大的漏极电流，影响TFT的正常使用。
[0003]为了抑制TFT的漏极电流，一般在源极、漏极上分别设置轻掺杂区和重掺杂区，轻掺杂区可承受部分电压，能够抵消一部分漏极电流。
[0004]目前，实现LDD —般是在现有基础上增加一道离子注入工艺。即在栅极金属刻蚀后，先利用栅极进行轻掺杂，随后在增加一次mask的基础上，再利用PR(反转光刻胶)作为掩膜进行重掺杂。可见，现有技术的制作方法至少需要两次离子注入工艺，而离子注入工艺耗时长，成本高，制约了阵列基板的大规模生产。
【发明内容】
[0005]本发明要解决的技术问题是提供一种制作方法、阵列基板及显示装置，能够通过I次离子注入工艺形成包括轻掺杂区以及重掺杂区的薄膜晶体管的源极、漏极。
[0006]为解决上述技术问题，本发明的实施例提供一种阵列基板的制作方法，包括:
[0007]在衬底基板上依次形成不同层设置的半导体图形、栅极和第一绝缘图形，所述半导体图形与所述栅极相互绝缘；所述半导体图形在所述衬底基板上的正投影覆盖所述第一绝缘图形在所述衬底基板上的正投影，所述第一绝缘图形在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影；
[0008]以所述第一绝缘图形和所述栅极为掩膜，通过一次离子注入工艺对所述半导体图形进行处理，形成有源层、重掺杂源极区、轻掺杂源极区、重掺杂漏极区、轻掺杂漏极区；
[0009]其中，在所述离子注入工艺处理后，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述轻掺杂源极区和所述轻掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影重合但不与所述栅极在所述衬底基板上的正投影重合，所述重掺杂源极区和重掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影、所述栅极在所述衬底基板上的正投影均不重合。
[0010]其中，所述制作方法还包括:
[0011]形成存储电容的步骤，所述存储电容包括上极板、下极板以及间隔所述上极板和所述下极板的第二绝缘图形；
[0012]其中，所述下极板与所述栅极为同层同材料形成，所述第一绝缘图形与所述第二绝缘图形为同层同材料形成。
[0013]其中，所述制作方法具体包括:
[0014]在衬底基板上形成半导体图形；
[0015]在形成有半导体图形的衬底基板上，形成第一绝缘层；
[0016]在形成有第一绝缘层的衬底基板上，形成由同一材料层构成的栅极以及下极板；
[0017]在形成有所述栅极和所述上极板的衬底基板上，形成由第二绝缘层构成的第一绝缘图形以及第二绝缘图形，所述第一绝缘图形覆盖所述栅极，所述第二绝缘图形覆盖所述下极板；
[0018]以所述第一绝缘图形和所述栅极为掩膜，通过一次离子注入工艺对所述半导体图形进行处理，形成有源层，以及具有重掺杂区和轻掺杂区的源极、漏极；
[0019]在所述第二绝缘图形上形成所述上极板。
[0020]其中，形成所述第一绝缘图形和所述第二绝缘图形的构图工艺与形成所述上极板的构图工艺为采用同一掩膜板。
[0021]其中，所述栅极的材料包括钼和/或铝，且厚度为1000埃?5000埃；
[0022]所述绝缘图形的材料包括氧化硅和/或氮化硅，且厚度为500埃?2000埃。
[0023]其中，所述离子注入工艺的注入介质为含硼元素和/或含磷元素的气体，注入能量范围为10-200keV，注入剂量范围为I X 111-1 X 102°atoms/cm3。
[0024]此外，本发明的另一实施例还提供一种采用上述制作方法制得的阵列基板，所述阵列基板包括衬底基板，以及形成在衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层；所述源极包括重掺杂源极区和轻掺杂源极区，所述漏极包括重掺杂漏极区和轻掺杂漏极区；其中，所述阵列基板还包括:
[0025]设置在所述栅极上方的第一绝缘图形，其在所述衬底基板上的正向投影覆盖所述栅极在所述衬底基板上的正向投影；
[0026]其中，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述轻掺杂源极区和所述轻掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影重合但不与所述栅极在所述衬底基板上的正投影重合，所述重掺杂源极区和重掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影、所述栅极在所述衬底基板上的正投影均不重合。
[0027]其中，所述阵列基板还包括:
[0028]形成在所述衬底基板上的存储电容，所述存储电容包括上极板、下极板以及间隔所述上极板和所述下极板的第二绝缘图形；
[0029]所述下极板与所述栅极为同层同材料形成，所述第一绝缘图形与所述第二绝缘图形为同层同材料形成。
[0030]此外，本发明的另一实施例还提供一种包括上述阵列基板的显示装置。
[0031]本发明的上述技术方案的有益效果如下:
[0032]本发明的方案只需要I次离子注入工艺即可在薄膜晶体管的源极、漏极上形成轻掺杂区以及重掺杂区。由于离子注入次数降低，故可以减少制造时间，进而降低制造成本，并且薄膜晶体管的源极、漏极在设置有重掺杂区和轻掺杂区后，可降漏极电流，从而提显示装置工作的稳定性。
【附图说明】
[0033]图1和图2为本发明的制作阵列基板的流程不意图；
[0034]图3A-图3F为本发明的制作阵列基板的详细流程图；
[0035]图4为本发明的阵列基板结构示意图；
[0036]图5为本发明的阵列基板的另一结构示意图。
【具体实施方式】
[0037]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0038]参考图1和图2，本发明的实施例提供一种阵列基板的制作方法，包括:
[0039]在衬底基板I上依次形成不同层设置的半导体图形2、栅极4和第一绝缘图形5，所述半导体图形2与所述栅极4相互绝缘；所述半导体图形2在所述衬底基板I上的正投影C覆盖所述第一绝缘图形5在所述衬底基板I上的正投影B，所述第一绝缘图形5在所述衬底基板I上的正投影B覆盖所述栅极4在所述衬底基板I上的正投影A ;
[0040]以所述第一绝缘图形5和所述栅极4为掩膜，通过一次离子注入工艺对所述半导体图形2进行处理，形成有源层2C、重掺杂源极区2A、轻掺杂源极区2B、重掺杂漏极区2D、轻掺杂漏极区2E ；
[0041]其中，在所述离子注入工艺处理后，所述有源层2C在所述衬底基板I上的正投影A与所述栅极4在所述衬底基板I上的正投影重合，所述轻掺杂源极区2B和所述轻掺杂漏极区2D在所述衬底基板I上的正投影E1、E2与所述第一绝缘图形5在所述衬底基板上的正投影B重合但不与所述栅极4在所述衬底基板上I的正投影A重合，所述重掺杂源极区2A和重掺杂漏极区2E在所述衬底基板I上的正投影D1、D2与所述第一绝缘图形5在所述衬底基板上的正投影B、所述栅极在所述衬底基板上的正投影A均不重合。
[0042]本实施例的制作方法只通过I次离子注入工艺即可形成具有轻掺杂、重掺杂的源漏极。由于离子注入次数少，故可以减少制造时间，进而降低制造成本。此外，具有轻掺杂、重掺杂的源漏极可降低漏极电流，从而提高显示面板工作的稳定性。
[0043]具体地，针对低温多晶硅薄膜晶体管的阵列基板，还需要在制作过程中，设置存储电容(Storing Capacity，简称Cs)来满足液晶的驱动要求。存储电容包括上极板、下极板以及绝缘所述上极板和所述下极板的第二绝缘图形；目前，存储电容的下极板也需要离子注入后形成，由于薄膜晶体管的半导体图形与存储电容的下极板区域不同，现有技术需分别采用两次离子注入工艺，每个离子注入工艺对应有不同的掩膜板，且工艺时间较长。为提高制作效率，并降低成本，下面本发明具体提供一种能够在上述唯一的离子注入工艺中，进一步制作存储电容下极板的方法。
[0044]下面结合图3，对本实施例具体的制造方法进行详细说明。
[0045]如图3所示，低温多晶硅薄膜晶体管的阵列基板的详细制作步骤包括:
[0046]步骤1:如图3A所示，在衬底基板I上形成半导体图形2 ;半导体图形2的厚度为100埃?3000埃，优选厚度为500埃?1000埃。在执行本步骤中，可先通过PECVD (等离子体增强化学气相沉积法)、LPCVD (低压力化学气相沉积法)或者溅射方法在衬底基板I沉积出半导体图形的材料层，之后通过构图工艺得到半导体图形2。
[0047]当然作为优选方案，可先在衬底基板I上沉积一缓冲层后，在形成半导体图形2。缓冲层用于阻挡衬底基板I中所含的杂质扩散进入薄膜晶体管的有源层中，防止薄膜晶体管的阈值电压和漏电流等特性发生变化。
[0048]步骤2:如图3B所示，在形成有半导体图形2的衬底基板I上，形成第一绝缘层3 ;其中，第一绝缘层3可采用单层的氧化硅、氮化硅或者二者的叠层，厚度为500埃?2000埃，优选厚度为600埃?1500埃(可根据具体的设计需要选择合适的厚度)。
[0049]步骤3:如图3C所示，在形成有第一绝缘层3的衬底基板I上，形成由同一材料层构成的栅极4以及下极板4* ;其中，栅极4和下极板4*可为单层、两层或两层以上的结构，材料可以是金属或金属合金，如钼、铝、钼钨等构成，厚度在1000埃?5000埃范围内，优选厚度