阵列基板及其制作方法、显示装置的制造方法
【专利摘要】本发明提供了一种阵列基板及其制作方法、显示装置，其中，栅极驱动电路分散设置在相邻两行亚像素单元之间的区域内。这样，就可以不在阵列基板的侧边处制作栅极驱动电路，使得相应的区域也可以作为显示区域，这样就可以进一步降低阵列基板的边框区域的宽度。
【专利说明】
阵列基板及其制作方法、显示装置
技术领域
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]为了实现显示装置的窄边框化，现有技术中提出了G0A(Gate Driver On Array,栅极驱动电路制作在阵列基板上)的设计。参见图1，现有技术中，一般是将栅极驱动电路(包括多个GOA单元)通过图案化工艺制作在阵列基板的两个侧边处，除了 GOA单元外该侧边处还设置用于驱动栅极驱动电路的驱动信号线CLK，位于显示区域的两侧(显示区域内形成有多个亚像素阵列；其中亚像素表示为P;还包括多条数据线Data，多条栅线Gate，其中第η条栅线表示为Gaten)。
[0003]栅极驱动电路的主要结构一般采用金属等不透明的材料制作，因此现有技术中，侧边处一般不作为显示区域进行发光。由于栅极驱动电路需要占用一定的空间，因此相应的显示装置仍然存在边框较宽的问题。
【发明内容】
[0004]本发明的一个目的在于降低显示装置的边框宽度。
[0005]第一方面，本发明提供了一种阵列基板，包括:基底以及形成在基底上的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线;其中，
[0006]所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接；
[0007]其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。
[0008]进一步的，所述栅极驱动电路包括多组移位寄存器单元，所述多组移位寄存器单元分散设置在多个第一非开口区域内，且每一组移位寄存器单元仅设置在同一个第一非开口区域内；每一组移位寄存单元用于在一帧内输出至少一个扫描脉冲。
[0009]进一步的，每一组移位寄存器单元通过连接线连接距离该组移位寄存器单元最近的N条栅线;其中N为一组移位寄存器单元在一帧内输出的扫描脉冲的个数。
[0010]进一步的，位于栅极驱动电路所在的第一非开口区域两侧的两行亚像素单元中位于第一侧的一行亚像素单元所连接的栅线位于该行亚像素单元的第一侧的第一非开口区域中，位于第二侧的一行亚像素单元所连接的栅线位于该行亚像素单元的第二侧的第一非开口区域中。
[0011]进一步的，每相邻的两个第一非开口区域中，其中一个第一非开口区域中设置有两条栅线，每一条栅线均连接靠近该栅线的一行亚像素单元;另一个第一非开口区域中设置有一组移位寄存器单元;每一组移位寄存器单元用于在一帧内输出两个扫描脉冲。
[0012]进一步的，所述栅极驱动电路和所述亚像素单元阵列中包含多个薄膜晶体管；多个薄膜晶体管的栅极位于有源层远离基底的一侧;所述阵列基板还包括设置在有源层的背离所述栅极一侧用于遮挡薄膜晶体管的沟道区域的遮光图形；
[0013]驱动信号线与遮光图形同层形成。
[0014]进一步的，所述遮光图形与所述驱动信号线电连接。
[0015]进一步的，所述遮光图形适于复用为触控电极图形。
[0016]第二方面，本发明提供了一种制作阵列基板的方法，包括:在基底上形成的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线;其中，
[0017]所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接；
[0018]其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。
[0019]第三方面，本发明提供了一种显示装置，包括上述任一项所述的阵列基板。
[0020]本发明提供的阵列基板中，栅极驱动电路分散设置在相邻两行亚像素单元之间的区域内。这样，就可以不在阵列基板的侧边处制作栅极驱动电路，使得相应的区域也可以作为显示区域，这样就可以进一步降低阵列基板的边框区域的宽度。
【附图说明】
[0021]通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0022]图1为现有技术中的一种阵列基板的结构示意图；
[0023]图2为本发明一实施例提供的一种阵列基板中部分结构的结构示意图；
[0024]图3a和图3b为本发明一实施例提供的阵列基板中部分结构的结构示意图；
[0025]图4为本发明提供的一种阵列基板的制作流程的示意图。
【具体实施方式】
[0026]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0027]本发明第一方面提供了一种的阵列基板，包括基底以及形成在基底上的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线;其中，
[0028]所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接；
[0029]其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。。
[0030]本发明提供的阵列基板中，栅极驱动电路分散设置在相邻两行亚像素单元之间的区域内。这样，就可以不在阵列基板的侧边处制作栅极驱动电路，使得相应的区域也可以作为显示区域，这样就可以进一步降低阵列基板的边框区域的宽度。另外由于是设置在相邻两行亚像素单元之间的区域，该部分区域通常对应于黑矩阵的位置，因此不会对亚像素单元的开口率产生较大影响。
[0031]下面结合附图对上述的阵列基板的一些具体实施例进行详细说明。参见图2，示出了其中一种阵列件的实施例中的部分结构的结构示意图；其中栅极驱动电路GOA包括多个分散设置的移位寄存器单元(图中表示为GOA单元)，各个GOA单元通过连接线(连接线在图中未示出)连接为一个整体的栅极驱动电路G0A;每一个GOA单元都设置在相邻两行亚像素单元P之间的区域内(为了便于描述，以下称为第一非开口区域)，用于输出扫描脉冲。这样就无需在显示区域A的两侧设置G0A，使得边框区域可以设计的更小或者根本不设置边框区域，这样就能够实现窄边化。
[0032]在具体实施时，在将栅极驱动电路GOA分散设置在相邻两行亚像素单元P之间的区域内的前提下，不管如何对栅极驱动电路GOA进行拆分，都不会影响本发明的保护范围。图2中示出的实施例中，将GOA分为多个GOA单元并分散设置，仅是一种可选的实施方式。由于一个GOA单元是能够输出一个或者多个扫描脉冲的且相对比较完整的基本功能单元，因此这样的设置能够使得阵列基板的设计制作难度较低，且后续便于控制。
[0033]从上述的记载可以看出，在具体实施时，在将栅极驱动电路GOA分散设置在相邻两行亚像素单元P之间的区域内的前提下，不管将连接线以及用于对栅极驱动电路进行驱动的驱动信号线(比如时钟信号线等，这里表示为CLK)设置在何种位置，其实都不会太影响本发明的保护范围。图2中示出了连接线以及驱动信号线CLK的一种设置方式，连接线以及驱动信号线CLK设置在相邻两列亚像素单元P之间的区域内(为了方便表述，将相邻两列亚像素单元P之间的区域定义为第二非开口区域)。这样由于连接线和驱动信号线CLK均没有设置在边框区域，能够进一步降低边框区域的宽度。当然在具体应用中，连接线和驱动信号线CLK均可以设置在边框区域，或者，仅连接线或驱动信号线CLK设置在边框区域。
[0034]—般的，每一个第一非开口区域中设置一条栅线。但是在实现本发明的过程中，发明人发现，在将GOA电路的一部分设置在第一非开口区域中的情况下，如果还将栅线设置在GOA电路所在的第一非开口区域，则比较难以合理布局，制作难度较大。在此基础上，本发明实施例还提供了另一种可选的设计方式，参见图2，对于一个GOA单元来说，其上方的一行亚像素单元P所连接的栅线位于该行亚像素单元P的上方的第一非开口区域内，其下方的一行亚像素单元P所连接的栅线位于该行亚像素单元P的下方的第一非开口区域内。这样通过将栅线与GOA单元分别设置在不同的第一非开口区域，能够很好的克服上述问题。当然在具体实施时，作为一种可替代的方式，也可以使得设置了 GOA电路的部分结构的第一非开口区域内还设置栅线，这样的技术方案也可以达到本发明的基本目的，也应该落入本发明的保护范围。
[0035]在按照上述的方式将栅线与GOA单元分别设置在不同的第一非开口区域的情况下，可以进一步的使得每一个GOA单元均用于输出两个扫描脉冲，并且每两个相邻的第一非开口区域内，一个第一非开口区域中设置有两条栅线，每一条栅线均连接靠近该栅线的一行亚像素单元P;另一个第一非开口区域中设置有一组移位寄存器单元;每一组移位寄存器单元用于输出两个扫描脉冲。这样就能够满足对所有行的亚像素单元P的扫描需求，并且相比于设置一个GOA单元输出多个扫描脉冲的情况，能够使得每一个GOA单元的面积更小，从而能够减少第一非开口区域的宽度，避免相应位置处的显示亮度明显偏暗。
[0036]在具体实施时，这里的栅极驱动电路中通常包括多个薄膜晶体管，同样的，亚像素单元阵列中一般也会包括多个薄膜晶体管。在具体制作时，上述的栅极驱动电路中所包含的各个薄膜晶体管可以与亚像素单元阵列中包含的多个薄膜晶体管通过同一工艺形成，这样可以降低制作难度。另外在具体实施时，各个薄膜晶体管的结构可能不尽相同。针对薄膜晶体管的栅极位于有源层远离基底的一侧时的情况，本发明实施例还提供了一种可选的设置方式，参见图3a(图3a是位于GOA单元的薄膜晶体管处的结构示意图)和图3b(图3b是亚像素阵列中的薄膜晶体管处的结构示意图)，在有源层PL远离栅极Gate的一侧设置遮光图形LS;该遮光图形LS与驱动信号线CLK同层形成，用于遮挡薄膜晶体管的沟道区域。这样设置的好处是，能够避免有源层受到来自远离栅极的一侧(图中为下方)的光线的影响，另外由于与驱动信号线CLK同层形成，降低了制作难度和布局难度。
[0037]更进一步的，这里的遮光图形LS可以与驱动信号线电连接，这样能够降低信号在驱动信号线CLK上传输时的电阻;和/或，更进一步的，这里的遮光图形还可以复用为触控电极图形。这样可以避免单独的制作相应的触控电极图形，降低显示装置的厚度和制作难度。
[0038]在具体实施时，这里的电连接可以是指遮光图形LS(这里的遮光图形为可以导电的图形)与驱动信号线CLK直接相连，或者也可以是指遮光图形LS通过其他导电结构与驱动信号线CLK间接相连。这里的遮光图形可以复用为触控电极图形，是指这里的遮光图形LS的设计可以使得其作为触控电极图形使用，比如遮光图形可以制作为呈阵列分布的多个块状电极，各个电极可以作为触控电极图形实现触控检测功能。
[0039]在具体实施时，上述任一项所提到的遮光图形可以采用Ti/Al等制作。
[0040]在具体实施时，上述的阵列基板除了上述所描述的结构之外，在ADS模式的阵列基板中，还可能包含基底GL、多个层间介电层ILD1、ILD2和ILD3、有源层PL、源漏电极图形SD以及公共电极(图中未示出)等其他结构，在此不再一一说明。另外，在具体实施时，上述的连接线以及驱动信号线CLK可以通过过孔连接到栅极驱动电路GOA的各个部分。根据本公开的记载，本领域技术人员可以想到多种方式设计连接线以及驱动信号线CLK以及G0A，本发明在此不再详细说明。
[0041]不难理解的是，在具体实施时，这里所描述到的各个可选的设置方式可以任意组合，相应的技术方案均不会影响本发明的实施。
[0042]本发明的另一个方面还提供了一种制作阵列基板的方法，可以用以制作上述的阵列基板，该方法可以包括:
[0043]在基底上形成的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线;其中，
[0044]所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接；
[0045]其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。
[0046]不难理解的是，在具体实施时，本领域技术人员可以想到上述的制作方法的不同实施方式以制作上述提到的任一种阵列基板。下面对制作图2和图3所示的阵列基板的过程进行示例性的说明。参见图4，该方法包括:
[0047]步骤SI，通过图案化工艺在基底GL上制作遮挡图形LS和驱动信号线CLK;这里的遮挡图形LS的位置应能够覆盖其后制作在基底上的有源层中的沟道区域部分。
[0048]步骤S2，在遮挡图形LS上方形成第一层间介质层ILDl;这里的层间介质层ILD主要起到绝缘的作用，将遮挡图形LS与有源层PL间隔开。
[0049]步骤S3，通过图案化工艺制作有源层PL;
[0050]步骤S4，制作第二层间介质层ILD2。
[0051 ] 步骤S5，通过图案化工艺制作栅极层Gate。
[0052]步骤S6，制作第三层间介质层ILD3。
[0053]步骤S7，通过图案化工艺制作源漏电极层SD。
[0054]至此，可以得到图3a和图3b中所示的结构。
[0055]步骤S8，制作树脂层。
[0056]步骤S9，通过图案化工艺制作像素电极。
[0057]步骤SlO，制作钝化层。
[0058]步骤Sll，通过图案化工艺制作公共电极层。
[0059]步骤S8-步骤S11中形成的结构在图3a和图3b中没有示出。
[0060]上述的各个步骤具体如何实施，可以参照现有技术中的工艺，本发明在此不再详细说明。
[0061]第三方面，本发明还提供了一种显示装置，包括上述任一项所述的阵列基板。
[0062]在具体实施时，这里的显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0063]最后应说明的是:以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种阵列基板，其特征在于，包括:基底以及形成在基底上的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线；其中， 所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接； 其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。2.根据权利要求1所述的阵列基板，其特征在于，各条驱动信号线和/或连接线设置在第二非开口区域中；第二非开口区域为相邻两列亚像素单元之间的区域。3.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括多组移位寄存器单元，所述多组移位寄存器单元分散设置在多个第一非开口区域内，且每一组移位寄存器单元仅设置在同一个第一非开口区域内；每一组移位寄存单元用于在一帧内输出至少一个扫描脉冲。4.根据权利要求3所述的阵列基板，其特征在于，每一组移位寄存器单元通过连接线连接距离该组移位寄存器单元最近的N条栅线;其中N为一组移位寄存器单元在一帧内输出的扫描脉冲的个数。5.根据权利要求1所述的阵列基板，其特征在于，位于栅极驱动电路所在的第一非开口区域两侧的两行亚像素单元中位于第一侧的一行亚像素单元所连接的栅线位于该行亚像素单元的第一侧的第一非开口区域中，位于第二侧的一行亚像素单元所连接的栅线位于该行亚像素单元的第二侧的第一非开口区域中。6.根据权利要求5所述的阵列基板，其特征在于， 每相邻的两个第一非开口区域中，其中一个第一非开口区域中设置有两条栅线，每一条栅线均连接靠近该栅线的一行亚像素单元;另一个第一非开口区域中设置有一组移位寄存器单元;每一组移位寄存器单元用于在一帧内输出两个扫描脉冲。7.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路和所述亚像素单元阵列中包含多个薄膜晶体管；多个薄膜晶体管的栅极位于有源层远离基底的一侧;所述阵列基板还包括设置在有源层的背离所述栅极一侧用于遮挡薄膜晶体管的沟道区域的遮光图形； 驱动信号线与遮光图形同层形成。8.根据权利要求7所述的阵列基板，其特征在于，所述遮光图形与所述驱动信号线电连接。9.根据权利要求7所述的阵列基板，其特征在于，所述遮光图形适于复用为触控电极。10.—种制作阵列基板的方法，其特征在于，包括:在基底上形成的亚像素单元阵列、用于为亚像素单元阵列提供扫描脉冲的栅线、用于为亚像素单元阵列提供数据电压的数据线、用于为栅线提供扫描脉冲的栅极驱动电路以及用于驱动所述栅极驱动电路的驱动信号线;其中， 所述栅极驱动电路分散设置在多个第一非开口区域中，分散设置的各个部分通过沿数据线方向延伸的连接线相互电连接； 其中，所述第一非开口区域为相邻两行亚像素单元之间的区域。11.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
【文档编号】G09G3/20GK106098698SQ201610453098
【公开日】2016年11月9日
【申请日】2016年6月21日
【发明人】詹小舟, 孙建, 秦文文, 安星俊
【申请人】京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司