触控基板及其制作方法、显示器件的制作方法
【专利摘要】本发明涉及触控技术领域，公开了一种触控基板及其制作方法、显示器件。所示触控基板包括多条触控电极，每条触控电极由至少两个并联的子电极组成，能够减小触控电极的电阻，降低RC延迟，提高触摸检测灵敏度。
【专利说明】
触控基板及其制作方法、显示器件
技术领域
[0001] 本发明涉及触控技术领域，特别是涉及一种触控基板及其制作方法、显示器件。
【背景技术】
[0002] 随着触摸显示技术的发展，从最初的外挂式发展到目前的内嵌式，对产品的品质 要求越来越高。由于电容式触摸屏具有高敏感、长寿命且支持多点触摸的优点，成为时下的 主流触摸技术。电容式触摸屏又分为自容式触摸屏和互容式触摸屏，自容式触摸屏的触控 电极与地构成电容，当手指触摸到电容屏时，会使触摸点的电容变化，从而来判断触摸位 置。互容式触摸屏的触控电极包括驱动电极和感应电极，触控电极和驱动电极构成电容，当 手指触摸到电容屏时，会使触摸点的电容变化，从而来判断触摸位置。
[0003] 为了提高灵敏度，需要减小触控电极的电阻，降低RC延迟。降低RC延迟的主要方式 是使用低电阻率材质，如Cu、Al等，但是Cu原子活泼性强，容易扩散迀移，需要添加额外的阻 挡层，如ΙΤ0等。同时Cu金属的刻蚀需要使用H 202，H202存在使用温度低，易分解等问题。Mo/ Al/Mo的使用，也可以降低电阻，但是受到玻璃应力以及工艺的限制，Mo/Al/Mo膜层必须维 持在一定厚度，电阻不能无限降低。
【发明内容】
[0004] 本发明提供一种触控基板及其制作方法、显示器件，用以解决如何减小触控电极 的电阻的问题。
[0005] 为解决上述技术问题，本发明实施例中提供一种触控基板，包括多条触控电极，每 条所述触控电极由至少两个并联的子电极组成。
[0006] 本发明实施例中还提供一种显示器件，包括如上所述的触控基板。
[0007] 本发明实施例中还提供一种触控基板的制作方法，包括形成多条触控电极的步 骤，其特征在于，形成每条触控电极的步骤包括：
[0008] 形成至少两个并联的子电极。
[0009] 本发明的上述技术方案的有益效果如下：
[0010] 上述技术方案中，通过设置触控电极由至少两个并联的子电极组成，能够减小触 控电极的电阻，降低RC延迟，提高触摸检测灵敏度。
【附图说明】
[0011] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。
[0012]图1表不本发明实施例中触控基板的结构不意图一；
[0013]图2表示图1沿A-A的剖视图；
[0014] 图3表示图1沿B-B的剖视图；
[0015] 图4、5、7、9、11、13和14表示图1所示触控基板的制作过程示意图；
[0016] 图6表示图5沿C-C的剖视图；
[0017]图8表示图7沿D-D的剖视图；
[0018]图10表示图9沿E-E的剖视图；
[0019]图12表示图1沿A-A的剖视图；
[0020]图15表不本发明实施例中触控基板的结构不意图__。
【具体实施方式】
[0021]下面将结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实 施例用于说明本发明，但不用来限制本发明的范围。
[0022] 实施例一
[0023] 本实施例中提供一种触控基板，用于减小触控电极的电阻，降低RC延迟，提高触摸 检测灵敏度。
[0024] 所述触控基板包括多条触控电极，每条所述触控电极由至少两个并联的子电极组 成，由于所述至少两个子电极并联后，总电阻小于任一子电极的电阻，从而能够减小触控电 极的电阻，克服采用低电阻率材料来减小触控电极的电阻受到工艺限制的问题。
[0025] 本发明的触控基板可以为自容式触控基板，也可以为互容式触控基板。当所述触 控基板为互容式触控基板时，所述触控电极包括驱动电极和感应电极，驱动电极和/或感应 电极由至少两个并联的子电极组成。
[0026]其中，触控基板可以外挂在显示基板上，也可以将触控电极内嵌在显示基板内部， 形成内嵌式触控基板。对于内嵌式触控基板，为了简化制作工艺，可以在制作导电的显示膜 层的同时形成触控电极。
[0027] 本实施例中以触控电极内嵌在薄膜晶体管阵列基板内部为例，来具体介绍本发明 的技术方案。
[0028] 如图1所示，当触控电极内嵌在薄膜晶体管阵列基板内部时，所述内嵌式触控基板 还包括多条栅线1和多条数据线6。所述触控电极包括与栅线1同层的第一子电极2和与数据 线6同层的第二子电极8,第一子电极2和第二子电极8并联，总电阻小于第一子电极2和第二 子电极8的电阻，从而能够减小触控电极的电阻。另外，不需要增加单独的制作工艺来形成 第一子电极2和第二子电极8,简化制作工艺，降低生产成本。
[0029] 为了简化结构，本实施例中设置所述触控电极与栅线1或数据线6平行，下面将通 过两个具体的实施方式来描述。
[0030] 在一个具体的实施方式中，如图1所示，所述触控电极与数据线6平行设置，栅线1 包括多条间隔设置且电性连接的第一线段，相邻的两条第一线段之间包括开口，触控电极 位于所述开口所在的区域内。
[0031] 进一步地，参见图2所示，所述触控基板还包括多条第一桥接线12,以及位于栅线1 和第一桥接线12之间的第一绝缘层(对于底栅型薄膜晶体管，所述第一绝缘层包括图2中的 栅绝缘层3和钝化层11)。所述第一绝缘层中具有多个第一过孔，第一桥接线12通过所述第 一过孔电性连接相邻的两条第一线段。具体为，对于一栅线1的相邻两条第一线段，对应的 第一桥接线12的第一端通过所述第一过孔与其中一条第一线段电性连接，对应的第一桥接 线12的第二端通过所述第一过孔与另一条第一线段电性连接。其中，图2为图1沿A-A的剖视 图。需要说明的是，电性连接相邻的两条第一线段的结构并不局限为桥接线，例如：也可以 设置一第一线段填充所述第一过孔与相邻的第一线段电性接触，当然还有其他结构形式， 在此不再一一列举。
[0032] 本实施方式中，同样地，也可以通过桥接线来实现触控电极的第一子电极2和第二 子电极8的并联。具体为:如图14所示，所述触控基板还包括第三桥接线13,以及位于所述触 控电极和第三桥接线13之间的第三绝缘层，所述第三绝缘层中还具有第三过孔，第三桥接 线13通过所述第三过孔电性连接第一子电极2和第二子电极8对应的一端，以及第一子电极 2和第二子电极8对应的另一端。通过在触控电极的两端分别设置一个第三桥接线13,短接 第一子电极2和第二子电极8的两端，实现第一子电极2和第二子电极8的并联。可选的，设置 触控电极的端部延伸至触控区域外围的非触控区域，第三桥接线13位于非触控区域，其设 置不会影响触控区域的结构。
[0033] 本实施方式中通过桥接线来电性连接栅线1的多条第一线段，以及并联第一子电 极2和第二子电极8,便于通过一次构图工艺同时形成第一桥接线12和第三桥接线13,简化 制作工艺，具体将在下面的内容中介绍。
[0034] 需要说明的是，附图中仅示意出触控电极内嵌到底栅型薄膜晶体管阵列基板内部 的结构示意图。本发明的技术方案也适用于触控电极内嵌到其他类型的薄膜晶体管阵列基 板内部，只需根据阵列基板的各显示膜层结构对触控电极的子电极位置进行相应调整即 可。
[0035] 结合图1-图3,以及图14所示，本实施方式中的内嵌式触控基板具体包括：
[0036] 衬底基板100，为透明基板，如:玻璃基板、石英基板、树脂基板；
[0037] 设置在衬底基板100上的栅线1、触控电极的第一子电极2,以及薄膜晶体管的栅电 极，所述栅电极与栅线1为一体结构，栅线1与第一子电极2为由同一栅金属层制得的同层结 构，栅线1包括多条间隔设置且电性连接的第一线段，相邻的两条第一线段之间包括开口， 第一子电极2位于所述开口内；
[0038]覆盖衬底基板100的栅绝缘层3;
[0039] 设置在栅绝缘层3上、与栅电极位置对应的有源层图案4;
[0040] 设置在栅绝缘层3上、位于像素区域的像素电极5;
[0041] 设置在栅绝缘层3上的数据线6、触控电极的第二子电极8,以及搭接在有源层4上 的源电极和漏电极7,源电极和数据线6为一体结构，数据线6和第二子电极8为由同一源漏 金属层制得的同层结构，漏电极7搭接在像素电极5上；
[0042]覆盖衬底基板100的钝化层11;
[0043]设置在钝化层11上、位于像素区域的公共电极10,公共电极10上具有多条狭缝； [0044]设置在钝化层11上的第一桥接线12和第三桥接线13,第一桥接线12通过贯穿钝化 层11和栅绝缘层3的第一过孔电性连接栅线1的相邻两个第一线段，第三桥接线13通过钝化 层11和栅绝缘层3中的第三过孔短接第一子电极2和第二子电极8的两端，具体为，第三桥接 线13的一端通过钝化层11中的第三过孔与第二子电极8电性连接，另一端通过贯穿钝化层 11和栅绝缘层3与第一子电极2电性连接，实现第一子电极2和第二子电极8并联，如图14所 示。并联的第一子电极2和第二子电极8形成触控电极，所述触控电极位于栅线1的所述开口 所在的区域内。
[0045] 其中，第一桥接线12和第三桥接线13可以与公共电极10为由同一透明导电层制得 的同层结构。
[0046] 当上述触控基板不包括公共电极时，在完成薄膜晶体管的制作后才形成像素电 极，像素电极暴露在触控基板的外面，则第一桥接线12和第三桥接线13可以与像素电极为 由同一透明导电层制得的同层结构。
[0047] 在另一个具体的实施方式中，如图15所示，所述触控电极与栅线1平行，包括并联 的第一子电极2和第二子电极8,第一子电极2与栅线1同层，第二子电极8与数据线6同层。数 据线6包括多条间隔设置且电性连接的第二线段，相邻的两条第二线段之间包括开口，触控 电极位于所述开口所在的区域内。
[0048] 进一步地，所述触控基板还包括多条第二桥接线15,以及位于数据线6和第二桥接 线15之间的第二绝缘层。所述第二绝缘层中具有多个第二过孔，第二桥接线15通过所述第 二过孔电性连接相邻的两条所述第二线段。具体为:对于一数据线6的相邻两条第二线段， 对应的第二桥接线15的第一端通过所述第二过孔与其中一条第二线段电性连接，对应的第 二桥接线15的第二端通过所述第二过孔与另一条第二线段电性连接。
[0049] 本实施方式中，同样地，也可以通过桥接线来实现触控电极的第一子电极2和第二 子电极8的并联。具体为:如图14所示，所述触控基板还包括第三桥接线13,以及位于所述触 控电极和第三桥接线13之间的第三绝缘层，所述第三绝缘层中还具有第三过孔，第三桥接 线13通过所述第三过孔电性连接第一子电极2和第二子电极8对应的一端，以及第一子电极 2和第二子电极8对应的另一端。通过在触控电极的两端分别设置一个第三桥接线13,短接 第一子电极2和第二子电极8的两端，实现第一子电极2和第二子电极8的并联。当触控电极 的端部延伸至触控区域外围的非触控区域时，第三桥接线13位于非触控区域，其设置不会 影响触控区域的结构。
[0050] 本实施方式中通过桥接线来电性连接数据线6的多条第二线段，以及并联第一子 电极2和第二子电极8,便于通过一次构图工艺同时形成第二桥接线15和第三桥接线13,简 化制作工艺。
[0051] 如图15所示，以触控电极内嵌在底栅型薄膜晶体管阵列基板内部为例，所述触控 基板的具体包括：
[0052] 栅线 1;
[0053]数据线6,包括多条间隔设置且电性连接的第二线段，相邻的两条第二线段之间包 括开口，相邻的两条第二线段通过第二桥接线15电性连接；
[0054]与数据线6平行的触控电极，触控电极包括与栅线1同层的第一子电极2和与数据 线6同层的第二子电极8,所述触控电极位于数据线6的所述开口所在的区域内。
[0055]至于触控基板的其他结构与上一个【具体实施方式】相同，在此不再赘述。
[0056]当然，本发明的触控电极不仅可以内嵌到液晶显示基板内部，也可以内嵌到0LED 显示基板内部。或者将本发明的触控基板外挂到液晶显示基板、0LED显示基板或其他类型 的显不基板上。
[0057] 实施例二
[0058]本实施例中提供一种显示器件，包括实施例一中的触控基板，由于减小了触控电 极的电阻，从而降低了RC延迟，提高了触摸检测灵敏度。
[0059] 实施例三
[0060] 基于同一发明构思，本实施例中提供一种触控基板的制作方法，包括形成多条触 控电极的步骤，其特征在于，形成每条触控电极的步骤包括：
[0061] 形成至少两个并联的子电极。
[0062] 通过上述步骤形成的触控电极由至少两个并联的子电极组成，由于所述至少两个 子电极并联后，总电阻小于任一子电极的电阻，从而能够减小触控电极的电阻，克服采用低 电阻率材料来减小触控电极的电阻受到工艺限制的问题。
[0063] 结合图1-图3所示，当所述触控电极内嵌到薄膜晶体管阵列基板内部，形成内嵌式 触控基板时，所述触控电极包括并联的第一子电极2和第二子电极8,所述制作方法包括：
[0064] 形成栅极金属层，同一次构图工艺形成栅线1和第一子电极2;
[0065] 形成源漏金属层，同一次构图工艺形成数据线6和第二子电极7。
[0066] 上述步骤通过对同一栅金属层的构图工艺形成第一子电极1和栅线2,通过对同一 源漏金属层的构图工艺形成第二子电极8和数据线6,不需要增加单独的制作工艺来形成第 一子电极2和第二子电极8,简化制作工艺，降低生产成本。
[0067] 为了简化制作工艺，本实施例中设置所述触控电极与栅线1或数据线6平行，下面 将通过两个具体的实施方式来描述。
[0068] 在一个具体的实施方式中，结合图1-图3所示，所述触控电极与数据线6平行。形成 栅线1的步骤包括：
[0069] 形成多条间隔设置且电性连接的第一线段，相邻的两条第一线段之间包括开口， 所述触控电极位于所述开口所在的区域内。
[0070] 进一步地，所述制作方法还包括：
[0071] 形成多条第一桥接线12;
[0072] 在栅线1和第一桥接线12之间形成第一绝缘层(对于底栅型薄膜晶体管，所述第一 绝缘层包括图2中的栅绝缘层3和钝化层11)，并在所述第一绝缘层中形成多个第一过孔9， 第一桥接线12通过第一过孔9电性连接相邻的两个第一线段，结合图2和图12所示。其中，图 2为图1沿A-A的剖视图，图12为图11沿A-A的剖视图。
[0073]上述步骤通过形成第一桥接线12来电性连接栅线1的多条第一线段。
[0074]同样地，也可以通过桥接线来实现触控电极的第一子电极2和第二子电极8的并 联，则所述制作方法还包括：
[0075]形成至少两个第三桥接线13,如图14所示；
[0076]在所述触控电极和第三桥接线13之间形成第三绝缘层，并在所述第三绝缘层中形 成多个第三过孔，第三桥接线13通过所述第三过孔电性连接第一子电极2和第二子电极8对 应的一端，以及第一子电极2和第二子电极8对应的另一端，使第一子电极2和第二子电极8 并联，结合图13和图14所示。可选的，设置触控电极的端部延伸至触控区域外围的非触控区 域，第三桥接线13位于非触控区域，其设置不会影响触控区域的结构。
[0077]本实施方式中通过对同一膜层的构图工艺同时形成第一桥接线12和第三桥接线 13,简化制作工艺。
[0078] 结合图1-图14所示，以触控电极内嵌到底栅型薄膜晶体管内部形成内嵌式触控基 板为例，触控基板的制作方法具体包括：
[0079] 步骤S1、提供一衬底基板100，为透明基板，如:玻璃基板、石英基板、树脂基板；
[0080] 步骤S2、如图4所示，在衬底基板100上形成栅金属层，对所述栅金属层进行构图工 艺形成栅线1、触控电极的第一子电极2,以及薄膜晶体管的栅电极，所述栅电极与栅线1为 一体结构，栅线1包括多条间隔设置且电性连接的第一线段，相邻的两条第一线段之间包括 开口，第一子电极2位于所述开口内；
[0081 ]具体可以利用磁控溅射在衬底基板100上形成厚度为2200~3400 A的栅金属层， 所述构图工艺包括涂覆光刻胶，利用掩膜板对光刻胶进行曝光，显影后形成光刻胶的图形， 并以光刻胶为阻挡刻蚀栅金属层，玻璃剩余的光刻胶，形成栅线1、触控电极的第一子电极 2,以及薄膜晶体管的栅电极。
[0082] 所述栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的 合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\M〇，Ti\Cu\Ti，Mo\Al\Mo 等。
[0083] 步骤S3、在完成步骤S2的衬底基板100上形成栅绝缘层3,参见图6所示；
[0084] 栅绝缘层3覆盖整个衬底基板100,其材料可以选用氧化物、氮化物或者氮氧化物， 可以为单层、双层或多层结构。具体地，栅绝缘层3的材料可以是SiNx，Si0x或Si(0N)x。
[0085] 可以采用化学气相沉积的方法连续沉积氮化硅，形成厚度为3500~4000 A的栅 绝缘层3。
[0086] 步骤S4、在完成步骤S2的衬底基板100上形成有源层图案4,有源层4与栅电极的位 置对应，结合图5和图6所示，图6为图5沿C-C的剖视图；
[0087] 有源层4可以采用硅半导体材料或金属氧化物半导体材料(如:铟锌氧化物、铟锡 氧化物）。
[0088] 以非晶硅为例，在衬底基板100上形成厚度为1 800~2300 A的非晶硅层，然后涂 覆光刻胶、曝光、显影、刻蚀，形成有源层图案4。
[0089] 步骤S4、在完成步骤S3的衬底基板100上形成像素电极5,像素电极5位于像素区域 内结合，图7和图8所示，图8为图7沿D-D的剖视图；
[0090] 像素电极5由透明导电材料制得，如:铟锌氧化物或铟锡氧化物，透明导电材料可 以通过磁控溅射在衬底基板100上成膜，成膜厚度为400~800 A，然后通过构图工艺形成 像素电极5。
[0091] 步骤S5、在完成步骤S4的衬底基板100上形成源漏金属层，对所述源漏金属层进行 构图工艺，形成数据线6、触控电极的第二子电极8,以及搭接在有源层4上的源电极和漏电 极7，结合图9和图10所示，图10为图9沿E-E的剖视图；
[0092]栅线1和6限定多个像素区域，源电极和数据线6为一体结构，漏电极7搭接在像素 电极5上。
[0093] 所述源漏金属层可以是&14148肩0,〇，制，附，111，1^&，1等金属以及这些金属 的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\ Mo等。以Μο\Α1\Μο为例，采用磁控派射在衬底基板100上形成源漏金属层，源漏金属层的厚 度为3200~40001
[0094] 步骤S6、在完成步骤S5的衬底基板100上形成钝化层11，并在钝化层11中形成多个 第一过孔9和第三过孔14，钝化层11覆盖整个衬底基板100，参见图12和图13所示；
[0095] 钝化层11的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层 结构。具体地，钝化层11的材料可以是SiNx，SiOx或Si (ON)X。
[0096] 可以采用化学气相沉积方法在衬底基板100上沉积氮化硅，形成厚度为 2500~6000 A的钝化层11。并通过构图工艺在钝化层η中形成多个第一过孔9和第三过 孔14。
[0097] 步骤S7、在完成步骤S6的衬底基板100上形成透明导电层，对所述透明导电层进行 构图工艺形成公共电极10、第一桥接线12和第三桥接线13,第一桥接线12通过所述第一过 孔9电性连接栅线1的相邻两条第一线段，结合2和图12所示，第三桥接线13通过第三过孔14 短接第一子电极2和第二子电极的两端，具体的，第三桥接线13的一端通过钝化层11中的第 三过孔14与第二子电极8电性连接，另一端通过贯穿钝化层11和栅绝缘层3的第三过孔14与 第一子电极2电性连接，结合图13和14所示，图中仅示意出触控电极的一端，另一端与该端 对称；
[0098] 公共电极10位于像素区域内，且公共电极10上具有多条狭缝，其由透明导电材料 制得，如:铟锌氧化物或铟锡氧化物，通过磁控溅射方法在衬底基板100上成膜，形成制备公 共电极1 〇的透明导电层，厚度为40CM 500人5
[0099] 触控电极的端部延伸至触控区域外围的非触控区域，第三桥接线13位于非触控区 域。
[0100] 当上述内嵌式触控基板不包括公共电极时，在完成薄膜晶体管的制作后才形成像 素电极，像素电极暴露在触控基板的外面，则第一桥接线12和第三桥接线13可以与像素电 极由同一透明导电层制得。
[0101] 在另一个具体的实施方式中，如图15所示，所述触控电极与栅线1平行，包括并联 的第一子电极2和第二子电极8,第一子电极2与栅线1同层，第二子电极8与数据线6同层。形 成数据线的步骤包括：
[0102] 形成多条间隔设置且电性连接的第二线段，相邻的两条第二子电极之间包括开 口，所述触控电极位于所述开口所在的区域内。
[0103]进一步地，所述制作方法还包括：
[0104] 形成多条第二桥接线15;
[0105] 在数据线6和第二桥接线15之间形成第二绝缘层，并在所述第二绝缘层中形成多 个第二过孔，第二桥接线15通过所述第二过孔电性连接相邻的两条第二线段。
[0106] 上述步骤通过形成第二桥接线15来电性连接数据线6的多条第二线段。
[0107] 同样地，也可以通过桥接线来实现触控电极的第一子电极2和第二子电极8的并 联，则所述制作方法还包括：
[0108] 形成至少两个第三桥接线13,如图14所示；
[0109]在所述触控电极和第三桥接线13之间形成第三绝缘层，并在所述第三绝缘层中形 成多个第三过孔，第三桥接线13通过所述第三过孔电性连接第一子电极2和第二子电极8， 使第一子电极2和第二子电极8并联，结合图13和图14所示。可选的，设置触控电极的端部延 伸至触控区域外围的非触控区域，第三桥接线13位于非触控区域，其设置不会影响触控区 域的结构。
[0110] 本实施方式中通过对同一膜层的构图工艺同时形成第二桥接线15和第三桥接线 13,简化制作工艺。
[0111] 如图15所示，以触控电极内嵌到底栅型薄膜晶体管内部形成内嵌式触控基板为 例，触控基板的制作方法具体包括：
[0112]形成栅线1;
[0113]形成数据线6,数据线6包括多条间隔设置且电性连接的第二线段，相邻的两条第 二线段之间具有开口；
[0114]形成与栅线1平行设置的触控电极，触控电极位于数据线6的所述开口所在的区域 内，形成触控电极的步骤包括：
[0115] 通过对同一栅金属层的构图工艺形成栅线1和第一子电极2;
[0116] 通过对同一源漏金属层的构图工艺形成数据线6和第二子电极8;
[0117]形成第三桥接线13,在所述触控电极和第三桥接线13之间形成第三绝缘层，第三 桥接线13通过位于所述第三绝缘层中的第三过孔电性连接第一子电极2和第二子电极8对 应的一端，以及第一子电极2和第二子电极8对应的另一端，使第一子电极2和第二子电极8 并联；
[0118] 形成第二桥接线15,在数据线6和第三桥接线13之间形成第二绝缘层，第二桥接线 15和第三桥接线15通过对同一膜层的构图工艺制得，所述第二绝缘层中还具有第二过孔， 第二桥接线15通过所述第二过孔电性连接数据线6的多条第二线段；
[0119] 至于触控基板的其他结构与上一个【具体实施方式】中的制作工艺相同，在此不再赘 述。
[0120]需要说明的是，本发明的技术方案也适用于触控电极内嵌到其他类型的薄膜晶体 管阵列基板内部，只需根据阵列基板的各显示膜层的制作工艺对触控电极的子电极的制作 工艺进行相应调整即可。
[0121] 当然，本发明的触控电极不仅可以内嵌到液晶显示基板内部，也可以内嵌到0LED 显示基板内部。或者将本发明的触控基板外挂到液晶显示基板、0LED显示基板或其他类型 的显不基板上。
[0122] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换 也应视为本发明的保护范围。
【主权项】
1. 一种触控基板，包括多条触控电极，其特征在于，每条所述触控电极由至少两个并联 的子电极组成。2. 根据权利要求1所述的触控基板，其特征在于，所述触控基板还包括多条栅线和多条 数据线； 所述触控电极包括与所述栅线同层的第一子电极和与所述数据线同层的第二子电极。3. 根据权利要求2所述的触控基板，其特征在于，所述触控电极与所述数据线平行设 置，所述栅线包括多条间隔设置且电性连接的第一线段，相邻的两条第一线段之间包括开 口，所述触控电极位于所述开口所在的区域内。4. 根据权利要求3所述的触控基板，其特征在于，所述触控基板还包括多条第一桥接 线，以及位于所述栅线和第一桥接线之间的第一绝缘层； 所述第一绝缘层中包括多个第一过孔，所述第一桥接线通过所述第一过孔电性连接相 邻的两条所述第一线段。5. 根据权利要求2所述的触控基板，其特征在于，所述触控电极与所述栅线平行，所述 数据线包括多条间隔设置且电性连接的第二线段，相邻的两条第二线段之间包括开口，所 述触控电极位于所述开口所在的区域内。6. 根据权利要求5所述的触控基板，其特征在于，所述触控基板还包括多条第二桥接 线，以及位于所述数据线和第二桥接线之间的第二绝缘层； 所述第二绝缘层中包括多个第二过孔，所述第二桥接线通过所述第二过孔电性连接相 邻的两个所述第二线段。7. 根据权利要求2所述的触控基板，其特征在于，所述触控基板还包括第三桥接线，以 及位于所述触控电极和第三桥接线之间的第三绝缘层； 所述第三绝缘层包括第三过孔，所述第三桥接线通过所述第三过孔电性连接所述第一 子电极和第二子电极对应的一端，以及所述第一子电极和第二子电极对应的另一端。8. 根据权利要求7所述的触控基板，其特征在于，所述触控电极的端部延伸至触控区域 外围的非触控区域，所述第三桥接线位于非触控区域。9. 根据权利要求7所述的触控基板，其特征在于，所述触控基板还包括像素电极和公共 电极，所述第三桥接线与所述像素电极或公共电极为同层结构。10. -种显示器件，其特征在于，包括权利要求1-9任一项所述的触控基板。11. 一种触控基板的制作方法，包括形成多条触控电极的步骤，其特征在于，形成每条 触控电极的步骤包括： 在触控基板上形成至少两个并联的子电极。12. 根据权利要求11所述的制作方法，其特征在于，所述触控电极包括并联的第一子电 极和第二子电极，所述制作方法包括： 形成栅极金属层，同一次构图工艺形成栅线和第一子电极； 形成源漏金属层，同一次构图工艺形成数据线和第二子电极。13. 根据权利要求12所述的制作方法，其特征在于，所述制作方法还包括： 形成第三绝缘层，所述第三绝缘层位于所述触控电极上，在所述第三绝缘层中形成第 二过孔; 形成第三桥接线，所述第三桥接线通过所述第三过孔电性连接所述第一子电极和第二 子电极对应的一端，以及所述第一子电极和第二子电极对应的另一端。
【文档编号】G06F3/041GK106095167SQ201610383906
【公开日】2016年11月9日
【申请日】2016年6月1日 公开号201610383906.5, CN 106095167 A, CN 106095167A, CN 201610383906, CN-A-106095167, CN106095167 A, CN106095167A, CN201610383906, CN201610383906.5
【发明人】姜晓辉, 曲连杰, 王德帅, 张家祥, 张磊
【申请人】北京京东方光电科技有限公司, 京东方科技集团股份有限公司