为1500埃?4000埃。
[0050]步骤4:如图3D所示，在形成有所述栅极4和所述上极板4*的衬底基板I上，形成由第二绝缘层构成的第一绝缘图形5以及第二绝缘图形5*，第一绝缘图形5覆盖所述栅极4，第二绝缘图形5*覆盖所述下极板4* ;其中，第二绝缘层可采用与第一绝缘层3相同的制作工艺。
[0051]在这里需要说明的是，在现有薄膜晶体管的结构中，栅极上方都会设置有起保护作用的栅绝缘层，即本文所指的第二绝缘层。在现有技术中，仅仅通过沉积来形成一整层的第二绝缘层即可，而本发明还需要通过构图工艺对第二绝缘层进行图形化的处理，使第二绝缘层构成可在离子注入工艺充当掩膜的第一绝缘图形5。
[0052]步骤5:如图3E所示，以第一绝缘图形5和栅极4为掩膜，通过一次离子注入工艺对所述半导体图形进行处理，形成有源层2C、重掺杂源极区2A、轻掺杂源极区2B、重掺杂漏极区2D、轻掺杂漏极区2E ;同时在本次离子注入工艺中，还对下极板4*进行离子注入。其中，离子注入工艺的注入介质为含硼元素和/或含磷元素的气体，注入能量范围为10-200keV,注入剂量范围为 I X 111-1 X 102Clatoms/cm3。
[0053]在具体离子注入过程中，第一绝缘图形5和栅极4分别能够阻挡一部分离子，而相互配合之后，能够完全阻挡离子注入。本发明通过设置第一绝缘图形5和栅极4的覆盖结构，使其构成了半阻挡、全阻挡和不阻挡3种离子通过率的掩膜，从而使原先半导体图形能够形成3种不同导电率区域，即导电率最高的重掺杂区，导电率次之的轻掺杂区以及导电率最低的有源层。
[0054]步骤6:如图3F所示，在所述第二绝缘图形5*上形成存储电容的上极板6*。在本步骤中，为节省制作成本，可将形成第一绝缘图形5和第二绝缘图形5*的掩膜板用在形成上极板6*上，这样一来，存储电容的上极板6*则会与第二绝缘图形5*与的图案相同，而第一绝缘图形5的上方会留下未刻蚀的上极板6*的材料层，即与第一绝缘图形5相同图案的导电图形6(导电图形6可去除，也可不去除)。
[0055]以上是本实施例的制作方法的示意流程，相比与现有技术，本实施例的制作方法只通过一次离子注入工艺即可形在成薄膜晶体管的源极区域和漏极区域上形成重掺杂部分和轻掺杂部分，同时还对存储电容的下极板也进行离子掺杂。此外，与现有技术不同的是，虽然本发明需要对覆盖栅极和下极板的第二绝缘层进行图形化处理，但与上极板6*共用一个刻蚀所需的掩膜板，因此不会比现有技术使用更多的掩膜板。
[0056]当然，参考图5，在上述基础之上，还可以进一步形成第三绝缘层7，并对第三绝缘层7进行过孔，之后，形成导电图案8、9。其中，导电图案8通过第三绝缘层7的一个过孔与重掺杂源极区2A连接，从而与重掺杂源极区2A、轻掺杂源极区2B组成薄膜晶体管的源极。同理，导电图案9通过第三绝缘层7的另一个过孔与重掺杂漏极区2E连接，从而与重掺杂漏极区2E、轻掺杂源极区2D组成薄膜晶体管的漏极。
[0057]此外，如图4所示，本发明的另一实施例还提供一种由上述制作方法得到的阵列基板，该阵列基板包括:
[0058]衬底基板I ;
[0059]形成在衬底基板I上的薄膜晶体管，所述薄膜晶体管包括栅极4、源极、漏极和有源层2C ;所述源极包括重掺杂源极区2A和轻掺杂源极区2B，所述漏极包括重掺杂漏极区2D和轻掺杂漏极区2E ；
[0060]设置在所述栅极4上方的第一绝缘图形5，其在衬底基板I上的正向投影B覆盖栅极4在衬底基板I上的正向投影A ;
[0061]其中，所述有源层2C在所述衬底基板I上的正投影A与所述栅极4在所述衬底基板I上的正投影重合，所述轻掺杂源极区2B和所述轻掺杂漏极区2D在所述衬底基板I上的正投影E1、E2与所述第一绝缘图形5在所述衬底基板上的正投影B重合但不与所述栅极4在所述衬底基板上I的正投影A重合，所述重掺杂源极区2A和重掺杂漏极区2E在所述衬底基板I上的正投影Dl、D2与所述第一绝缘图形5在所述衬底基板上的正投影B、所述栅极在所述衬底基板上的正投影A均不重合。
[0062]在本实施例的阵列基板中，具有重掺杂部分和轻掺杂部分的源、漏电极由I次离子注入工艺形成。由于离子注入次数降低，故可以减少阵列基板制造时间，进而降低制造成本。
[0063]具体地，本实施例的阵列基板还包括:
[0064]形成在所述衬底基板I上的存储电容，所述存储电容包括上极板6*、下极板4*以及间隔所述上极板6*和所述下极板4*的第二绝缘图形5* ；
[0065]所述下极板4*与所述栅极4为同层同材料形成，所述第一绝缘图5形与所述第二绝缘图形5*为同层同材料形成。
[0066]进一步地，参考图5，本实施例的阵列基板还包括:
[0067]具有过孔的第三绝缘层7和导电图案8、9 ；
[0068]其中，导电图案8通过第三绝缘层7的一个过孔与重掺杂源极区2A连接，从而与重掺杂源极区2A、轻掺杂源极区2B组成薄膜晶体管的源极。同理，导电图案9通过第三绝缘层7的另一个过孔与重掺杂漏极区2E连接，从而与重掺杂漏极区2E、轻掺杂源极区2D组成薄膜晶体管的漏极。
[0069]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种阵列基板的制作方法，其特征在于，包括: 在衬底基板上依次形成不同层设置的半导体图形、栅极和第一绝缘图形，所述半导体图形与所述栅极相互绝缘；所述半导体图形在所述衬底基板上的正投影覆盖所述第一绝缘图形在所述衬底基板上的正投影，所述第一绝缘图形在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影； 以所述第一绝缘图形和所述栅极为掩膜，通过一次离子注入工艺对所述半导体图形进行处理，形成有源层、重掺杂源极区、轻掺杂源极区、重掺杂漏极区、轻掺杂漏极区； 其中，在所述离子注入工艺处理后，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述轻掺杂源极区和所述轻掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影重合但不与所述栅极在所述衬底基板上的正投影重合，所述重掺杂源极区和重掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影、所述栅极在所述衬底基板上的正投影均不重合。2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括: 形成存储电容的步骤，所述存储电容包括上极板、下极板以及间隔所述上极板和所述下极板的第二绝缘图形； 其中，所述下极板与所述栅极为同层同材料形成，所述第一绝缘图形与所述第二绝缘图形为同层同材料形成。3.根据权利要求2所述的制作方法，其特征在于，所述制作方法具体包括: 在衬底基板上形成半导体图形； 在形成有半导体图形的衬底基板上，形成第一绝缘层； 在形成有第一绝缘层的衬底基板上，形成由同一材料层构成的栅极以及下极板； 在形成有所述栅极和所述上极板的衬底基板上，形成由第二绝缘层构成的第一绝缘图形以及第二绝缘图形，所述第一绝缘图形覆盖所述栅极，所述第二绝缘图形覆盖所述下极板； 以所述第一绝缘图形和所述栅极为掩膜，通过一次离子注入工艺对所述半导体图形进行处理，形成有源层、重掺杂源极区、轻掺杂源极区、重掺杂漏极区、轻掺杂漏极区； 在所述第二绝缘图形上形成所述上极板。4.根据权利要求3所述的制作方法，其特征在于， 形成所述第一绝缘图形和所述第二绝缘图形的构图工艺与形成所述上极板的构图工艺为采用同一掩膜板。5.根据权利要求1所述的制作方法，其特征在于， 所述栅极的材料包括钼和/或铝，且厚度为1000埃?5000埃； 所述绝缘图形的材料包括氧化硅和/或氮化硅，且厚度为500埃?2000埃。6.根据权利要求1所述的制作方法，其特征在于， 所述离子注入工艺的注入介质为含硼元素和/或含磷元素的气体，注入能量范围为10-200keV,注入剂量范围为 I X 111-1 X 102Clatoms/cm3。7.—种阵列基板，包括衬底基板，以及形成在衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层；所述源极包括重掺杂源极区和轻掺杂源极区，所述漏极包括重掺杂漏极区和轻掺杂漏极区； 其特征在于，所述阵列基板还包括: 设置在所述栅极上方的第一绝缘图形，其在所述衬底基板上的正向投影覆盖所述栅极在所述衬底基板上的正向投影； 其中，所述有源层在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合，所述轻掺杂源极区和所述轻掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影重合但不与所述栅极在所述衬底基板上的正投影重合，所述重掺杂源极区和重掺杂漏极区在所述衬底基板上的正投影与所述第一绝缘图形在所述衬底基板上的正投影、所述栅极在所述衬底基板上的正投影均不重合。8.根据权利要求7所述的阵列基板，其特征在于，还包括: 形成在所述衬底基板上的存储电容，所述存储电容包括上极板、下极板以及间隔所述上极板和所述下极板的第二绝缘图形； 所述下极板与所述栅极为同层同材料形成，所述第一绝缘图形与所述第二绝缘图形为同层同材料形成。9.一种显示装置，其特征在于，包括如权利要求7或8所述的阵列基板。
【专利摘要】本发明提供一种制作方法、阵列基板及显示装置。方法包括：在衬底基板上依次形成不同层的半导体图形、栅极和第一绝缘图形；半导体图形在衬底基板上的正投影覆盖第一绝缘图形在衬底基板上的正投影，第一绝缘图形在衬底基板上的正投影覆盖栅极在衬底基板上的正投影；以第一绝缘图形和栅极为掩膜，通过一次离子注入工艺对半导体图形进行处理，形成有源层、重掺杂源极区、轻掺杂源极区、重掺杂漏极区和轻掺杂漏极区。本发明只通过1次离子注入工艺即可形成具有轻掺杂、重掺杂的源漏极。由于离子注入次数少，故可以减少制造时间，进而降低制造成本。此外，具有轻掺杂、重掺杂的源漏极可降低漏极电流，从而提高显示面板工作的稳定性。
【IPC分类】G02F1/1362, H01L21/336, H01L27/12, G02F1/1368, H01L29/786, H01L21/77
【公开号】CN104916584
【申请号】CN201510220042
【发明人】刘政
【申请人】京东方科技集团股份有限公司
【公开日】2015年9月16日
【申请日】2015年4月30日