介电组合物和电子部件的制作方法
【技术领域】
[0001] 本发明涉及介电组合物和电子部件。
【背景技术】
[0002] 作为使用了介电膜的电子部件的一个例子，有薄膜电容器和面向高频的薄膜滤波 器等。它们广泛用作小型、高性能的电子部件，要求更高的静电电容、静电电容相对于温度 的变化小、对于高电压有优异的耐性。近年来，随着智能手机或笔记本型计算机等高性能机 器的进一步小型化和高性能化，对于电子部件的小型化、高性能化的要求也越来越严格。
[0003] 对于这样的要求，例如，正在进行薄膜电容器的介电膜的进一步薄膜化。通过进行 薄膜化能够提高电容器的静电电容，然而，对高电压的耐性降低，从而存在不能得到所希望 的特性的问题。
[0004] 例如，通常非晶体SiOj莫在半导体集成电路的DRAM电容器中用作介电膜。但是， 在将该材料用于薄膜电容器的情况下，因为非晶体SiOj莫的相对介电常数低至2~3,因 此，为了进一步增大静电电容，必须将介电膜进一步变薄。因此，使用了该材料的薄膜电容 器对高电压的耐性并不可以说良好。因此，为了实现薄膜电容器的小型化、高性能化，需要 置换为相对介电常数高、并且耐受电压高的介电材料。
[0005] 作为相对介电常数更高的材料，例如在非专利文献1中，通过对于CaZrOy薄膜改 变成膜后的热处理温度，从而形成有Ca-Zr-0非晶膜。此时，确认了Ca-Zr-0非晶介电体的 耐受电压为约3.OMV/cm~3. 5MV/cm，相对介电常数为约18。
[0006] 此外，在专利文献1中，使用在形成有含有从Cr、Ni、Au和Ag中选择的一种以上的 金属的金属薄膜层的铜箔上形成了Ba和/或Sr和Ti的氧化物的非晶介电体而成的非晶 复合金属氧化物薄膜层，通过抑制金属与介电体界面的形变引起的缺陷来确保绝缘性。此 时，如果计算成品率超过80%的水准的相对介电常数，则能够确认是12. 2~19. 9。
[0007] 现有技术文献
[0008] 非专利文献
[0009] 非专利文献 1:SciencedirectPhysicaB348 (2004) 440_445"Preparation andcharacterizationofsol-gelderivedCaZr03dielectricthinfilmforhigh-k applications"
[0010] 专利文献
[0011] 专利文献1 :日本特开2008-258555号公报
【发明内容】
[0012] 发明所要解决的技术问题
[0013] 然而，非专利文献1和专利文献1的技术中相对介电常数不充分，不能够满足电子 部件的小型化、高性能化的要求。
[0014] 本发明鉴于这样的实际状况，其目的在于提供一种在将介电膜进一步薄膜化的情 况下也具有高耐受电压和高相对介电常数的介电组合物和使用该介电组合物的电子部件。
[0015] 解决技术问题的手段
[0016] 为了达成上述目的，本发明所涉及的介电组合物其特征在于，所述介电组合物以A 组和B组作为主成分，A组以从Ba、Ca、Sr的至少两种以上中选择的元素作为主成分，B组 以从Zr和Ti中选择的元素作为主成分并且至少包含Zr，所述介电组合物包含：含有所述A 组和所述B组的非晶体、和含有所述A组和所述B组的晶体，所述介电组合物中的所述A组 与所述B组的摩尔比a为0.5彡a彡1.5。
[0017] 此外，作为本发明的优选实施方式，所述介电组合物在使用CuKa射线的X射线衍 射图中，2 0在30°~32°的范围的峰的半峰宽优选为0.15°以上且0.50°以下。
[0018] 此外，本发明所涉及的介电组合物其特征在于，所述介电组合物以A组和B组作为 主成分，A组以从Ba、Ca、Sr的至少两种以上中选择的元素作为主成分，B组以从Zr和Ti 中选择的元素作为主成分并且至少包含Zr;在使用CuKa射线的X射线衍射图中，20在 30°~32°的范围中的峰的半峰宽为0.15°以上且0.50°以下；所述介电组合物中的所 述A组与所述B组的摩尔比a是0.5彡a彡1.5。
[0019] 进而，作为本发明的优选实施方式，所述B组中，将Ti相对于Zr的比例记为 wmol%时，优选 0〈w< 60。
[0020] 通过使用上述本发明所涉及的介电组合物，与现有的对应高频的电子部件中所使 用的介电组合物相比较，在进行了小型化的情况下也可以得到充分高的耐受电压，相对介 电常数高，即能够提供显示出高S/N比的介电共振器或介电滤波器等电子部件。
[0021] 发明的效果
[0022] 在本发明中，通过制成如上所述的包含非晶体和晶体的介电组合物，能够提供在 将介电膜进一步薄膜化的情况下也具有高耐受电压和高相对介电常数的介电组合物和使 用了该介电组合物的电子部件。
【附图说明】
[0023] 图1是本发明的一个实施方式所涉及的薄膜电容器的截面图。
[0024] 图2是在带有Si02*缘膜的Si单晶支撑基板上使下部电极（Pt)成膜后的X射 线衍射图、进而在其上形成了介电膜后的X射线衍射图。
[0025] 图3是对将基板加热至400°C并已成膜的介电膜的表面用扫描型电子显微镜 (ScanningElectronMicroscope:SEM)观察的照片。
[0026] 图4是对将基板加热至700°C并已成膜的介电膜的表面用SEM观察的照片。
[0027] 符号的说明：
[0028] 1……支撑基板；2……基底层；3……下部电极；4……介电膜；5……上部电极； 10……薄膜电容器。
【具体实施方式】
[0029] 以下基于附图所示的实施方式来说明本发明。
[0030] <薄膜电容器10 >
[0031] 图1是本发明的一个实施方式所涉及的薄膜电容器10的截面图。薄膜电容器10 具备在支撑基板1的表面层叠的下部电极3、上部电极5、和设置在下部电极3和上部电极5 之间的介电膜4。在支撑基板1和下部电极3之间，也可以为了提高支撑基板1与下部电极 3的密合性而插入基底层2。支撑基板1具有确保薄膜电容器10整体的机械强度的功能。 [0032] 对薄膜电容器的形状并不特别限制，但通常为长方体形状。此外，对其尺寸也没有 特别地限制，厚度或长度可以根据用途制成适当的尺寸。
[0033] 〈支撑基板1 >
[0034] 用于形成图1所示的支撑基板1的材料并不特别限定，可以通过作为单晶的Si单 晶、SiGe单晶、GaAs单晶、InP单晶、SrTi03单晶、MgO单晶、LaAlO3单晶、ZrO2单晶、MgAl204 单晶、NdGa03单晶；或者作为陶瓷多晶基板的A1 203多晶、ZnO多晶、Si02多晶；或者Ni、Cu、 Ti、W、Mo、Al、Pt等金属、或这些的合金的基板等来形成支撑基板1，但并不特别限定。其 中，从低成本、加工性出发，通常使用Si单晶作为基板。支撑基板1的电阻率根据基板的材 质而不同。在使用电阻率低的材料作为基板的情况下，如果直接使用则向基板侧的电流泄 漏可能对薄膜电容器10的电特性造成影响。因此，有时也对支撑基板1的表面实施绝缘处 理，以使使用时的电流不会向支撑基板1流动。例如，在使用Si单晶作为支撑基板1的情 况下，使支撑基板1表面氧化而进行Si02绝缘层的形成，或者也可以在支撑基板1表面形成 Al203、Si02、Si具等绝缘物，只要可以保证对支撑基板1的绝缘就不限定该绝缘层的材料或 膜厚，但优选为lOnm以上。小于10nm时不能保证绝缘性，所以作为绝缘层的厚度不优选。
[0035] 支撑基板1的厚度只要能够确保薄膜电容器整体的机械强度，就不特别限定，例 如可以设定为10ym~5000ym。在小于10ym的情况下不能够确保机械强度，如果超过 5000ym则会产生无助于电子部件的小型化的问题