介电组合物、介电元件、电子部件和层叠电子部件的制作方法
【专利摘要】所解决的问题在于提供一种介电组合物，所述介电组合物具有当施加至少8V/μm的DC偏置时为900或更大的相对高的介电常数，并且还在于提供采用所述介电组合物的介电元件、电子部件和层叠电子部件。一种介电组合物，其中所述主要组分的成分符合下式(1)：(BiaNabSrc)(ZndTi1?d)O3(1)[其中a、b、c和d满足以下：0.09≤a≤0.58、0.09≤b≤0.42、0.05≤c≤0.84、0<d≤0.08并且0.95≤a+b+c≤1.05]。
【专利说明】介电组合物、介电元件、电子部件和层叠电子部件
[技术领域]
[0001] 本发明涉及一种介电组合物和采用介电组合物的介电元件，并且涉及电子部件和 层叠电子部件;更具体地，本发明涉及有利地用于具有相对高的额定电压的中压和高压应 用的介电组合物和介电元件。
[现有技术]
[0002] 近年来，随着电子电路实现更高的密度，对于介电元件的小型化存在很大需求，并 且电子部件(如层叠陶瓷电容器)的小型化与增加的容量一起快速发展，同时其应用也在扩 展。随着这些的发生，需要各种特性。
[0003] 例如，用于装置(例如，ECM(发动机电子计算机模块）、燃料喷射装置、电子控制节 流阀、逆变器、转换器、HID头灯单元、混合发动机电池控制单元和数码相机）中的中压和高 压的电容器具有超过100V的额定电压，当施加高DC偏置时，例如这些的中压和高压电容器 需要高介电常数和高电容。
[0004] 然而，例如，常规的介电组合物被设计成其在假定施加 ?ν/μπι量级的低DC偏置的情 况下使用。这意味着，当施加高DC偏置时，如果使用具有包含常规的介电组合物的介电层的 电子部件，那么存在介电常数和电容降低的问题。DC偏置越高，这个问题变得更加显著，尤 其是在具有非常薄的层的层叠陶瓷电容器中，因为介电常数和电容趋于降低。
[0005] 为了解决上述问题，以下提到的专利文献1中描述了一种含有以下主要组分的介 电组合物，其主要组分包括:碱金属氧化物含量为〇. 〇2wt %或更少的钛酸钡;选自氧化铕、 氧化IL、氧化钺、氧化镝、氧化钬、氧化铒、氧化镑和氧化镱中的至少一种化合物;错酸钡、氧 化镁和氧化锰，所述主要组分由以下组成式表示：{BaO} mTi〇2+aR203+邱aZr03+γ MgO+gMnO (其中 R2〇3是选自 EU2〇3、Gd2〇3、Tb2〇3、Dy2〇3、H〇2〇3、Ε?〇3、Τ??2〇3和Yb2〇3 中的至少一种化合物； 并且α、β、γ和g表示摩尔比，并且在以下范围内：0.001彡α彡0.06,0.005<β<0.06,0.001〈 丫彡0.12,0.0014彡0.12，丫+8彡0.13，并且1.000〈111彡1.035) ;并且所述介电组合物含有 作为辅助组分的相对于l〇〇mol主要组分的以Si〇2当量的0.2mol至5 .Omol的氧化娃。
[0006] 然而，虽然例如在专利文献1中描述的介电组合物在施加5VAim的DC偏置时具有相 对大的介电常数，但是为了应对与中压和高压电容器的小型化和更高容量伴随的更薄的 层，期望在甚至更高的DC偏置下具有高介电常数的介电组合物。
[0007] [现有技术文献]
[0008] [专利文献]
[0009] [专利文献 1]JP 33346〇7 B2
[
【发明内容】
]
[0010][本发明要解决的问题]
[0011]鉴于上述情况，本发明的目的在于提供有利地用于具有相对高的额定电压的中压 和高压应用并且当施加至少8ν/μπι的DC偏置时具有900或更大的相对高的介电常数的介电 组合物，并且还在于提供采用所述介电组合物的介电元件、电子部件和层叠电子部件。
[0012]此外，根据本发明，被施加到介电组合物、介电元件、电子部件和层叠电子部件的 直流电场被称为DC(直流)偏置。另外，介电组合物的介电常数和电容等由于所施加的DC偏 置而变化的特性被称为DC偏置特性。
[0013][解决问题的方案]
[0014] 为了实现上述目的，根据本发明的介电组合物具有符合下式（1)的主要组分的成 分：
[0015] (BiaNabSrc)(ZndTii-d)〇3(l)
[0016] 其特征在于，a、b、c和d满足以下：0.09彡a彡0·58,0·09彡b彡0·42,0·05彡c彡 0.84,0〈(1彡0.08，并且0.95彡3+匕+。彡1.05。
[0017] 应当注意，a、b、c和d表示当有三个氧原子时Bi、Na、Sr和Ζη的原子数。
[0018]根据本发明的这种介电组合物具有上述构成，并且因此，当施加至少8V/ym的DC偏 置时能够实现900或更大的相对高的介电常数。
[0019] 优选地a、b、c和d满足以下：0.27彡a彡0.48,0.18<b<0.38,0.20<c<0.60,0.02 彡cK0.05,并且 0.95彡a+b+c彡 1.05。
[0020] 根据本发明的介电元件包含上述介电组合物。
[0021] 根据本发明的电子部件设置有包含上述介电组合物的介电层。
[0022] 根据本发明的层叠电子部件具有通过交替层叠内部电极层和包含上述介电组合 物的介电层而形成的层叠部。
[0023][本发明的优点]
[0024] 发明的介电元件、电子部件和层叠电子部件有利地用于具有相对高的额定电压的 中压和高压电容器中。本发明使得能够提供当施加至少8V/ym的DC偏置时具有900或更大的 相对高的介电常数的介电组合物，并且还提供采用所述介电组合物的介电元件、电子部件 和层叠电子部件。
[0025] 对于包含上述介电组合物的介电元件、电子部件和层叠电子部件的应用没有具体 的限制，但它们可用于当施加高DC偏置时需要高介电常数的电路保护缓冲电容器或平滑电 容器中。
[0026] 此外，根据本发明的介电组合物在不含铅的情况下具有优异特性。因此，从环境的 角度来看，本发明的介电组合物、介电元件、电子部件和层叠电子部件是优异的。
[【附图说明】]
[0027][图1]是根据本发明的实施方案的一个模式的陶瓷电容器的示意图。
[0028] [图2]是根据本发明的实施方案的不同模式的层叠陶瓷电容器的截面图；以及
[0029] [图3]是示意性地示出根据本发明的示例性实施方案的DC偏置特性图和常规的基 于BaT i03介电组合物的DC偏置特性图两者的曲线图。
[【具体实施方式】]
[0030] 以下将在某些情况下参照附图对本发明的实施方案的优选模式进行描述。应当指 出，在附图中，相同的附图标记用于相同的或等同的元件，重复的描述将不再给出。
[0031] 如图1所示，根据本发明的实施方案的一个模式的单层陶瓷电容器100包括盘形介 电体1和一对电极2、3。通过在介电体1的两个表面上形成电极2、3来获得单层陶瓷电容器 100。对于介电体1和电极2、3的形状没有具体的限制。另外，对于其任一尺寸没有具体的限 制，并且应该根据应用来设置适当的尺寸。
[0032] 介电体1是由下式(1)表示的介电组合物形成的。
[0033] (BiaNabSrc)(ZndTii-d)〇3 (1)
[0034] 在式（1)中，a、b、c和d满足以下：0.09彡a彡0·58,0·09彡b彡0·42,0·05彡c彡0.84， 0〈d 彡0 · 08，并且0 · 95彡 a+b+c彡 1 · 05。
[0035]这类介电组合物具有上述构成，并且因此，可以实现当施加 SV/μπι的DC偏置时的 900或更大的相对高的介电常数。
[0036] 此处，0.09彡a彡0.58,因为如果a小于0.09,那么介电常数降低，而如果a大于 0.58,那么耐受电压降低。从提高介电常数的角度来看，a优选为0.27<a<0.48。
[0037] 此外，0.09彡b彡0.42,因为如果b小于0.09,那么介电常数降低，而如果b大于 0.42,那么耐受电压降低。从提高介电常数的角度来看，b优选为0.18<b<0.38。
[0038] 另外，0.05彡c彡0.84,因为如果c小于0.05或大于0.84,那么介电常数降低。从提 高介电常数的角度来看，c优选为0.20<c<0.60。
[0039] 另外，0〈d彡0.08,因为如果d为0,那么耐受电压降低，并且如果d大于0.08,那么介 电常数降低。从提高介电常数的角度来看，d优选为0.02<d<0.05。
[0040] 此外，如果a+b+c小于0.95或大于1.05，那么不可以获得足够的烧结密度，并且绝 缘电阻降低，因此当施加高DC偏置时难以使用该介电组合物。
[0041] 根据实施方案的该模式的电介质是铁电组合物的组合，并且通过提供该特定组 合，可以实现当施加8ν/μπι的DC偏置时的900或更大的相对高的介电常数。
[0042] 从获得足以实际用作介电组合物的介电常数的角度来看，由式（1)表示的主要组 分的含量基于总的介电组合物优选为至少90质量％。另外，介电组合物可以含有选自以下 的元素的一种或多种氧化物 :]\%、]?11、(：〇、附^1和3丨，作为除了主要组分之外的辅助组分。此 外，该介电组合物可以包括诸如P和Zr的杂质以及在生产过程期间可以变成混合体的不同 的晶相。
[0043] 该介电组合物的构成可以通过X射线荧光分析或通过ICP原子发射谱进行测定。 [0044]当理论密度为100%时，上述介电组合物的相对密度优选为95%或更大。在这种情 况下，在本说明书中，相对密度是指密度的实际测量值相对于理论密度的比例。应当注意， 介电组合物的理论密度可以例如利用借助X射线衍射获得的晶格常数和基于完美结晶获得 的化学计量比来计算。该介电组合物的密度的实际测量值可以例如借助于阿基米德法来获 得。该介电组合物的相对密度可以通过改变烧制温度或烧制时间等来调整。
[0045]以下将对用于制造图1中所示的陶瓷电容器的方法的实施例进行描述。
[0046] 首先，制备氧化铋(Bi2〇3)、碳酸钠(Na2C03)、碳酸锶(SrC0 3)、氧化锌(ZnO)和二氧化 钛(Ti〇2)等的粉末作为介电体1的起始材料。
[0047]然后以如下方式对上述粉末起始材料进行称重:使得已烧制的介电组合物(烧结 体)满足根据实施方案的该模式的介电组合物的组成。
[0048]然后使用球磨机等对已称重的起始材料粉末进行湿式混合。通过对由湿式混合获 得的混合物进行煅烧来获得煅烧制品。这里，煅烧通常在空气中进行。另外，煅烧温度优选 为700 °C至900 °C，并且煅烧时间优选为1小时至10小时。
[0049] 所得的煅烧制品在球磨机等中湿磨，之后将其干燥以获得煅烧粉末。然后将粘合 剂加入到所得的煅烧粉末中，并且进行压制成型以获得成型制品。对可以使用的粘合剂没 有具体的限制，只要它是在本技术领域中常规使用的粘合剂即可。可以引用的粘合剂的具 体实例包括聚乙烯醇和聚乙烯醇缩丁醛。对于添加的粘合剂的量没有具体的限制，但是，当 煅烧粉末被取作l〇〇wt%时，优选添加 lwt%至5wt%的量。此外，成型压力优选为约5 X 102MPa。对于成型制品的形状没有具体的限制。根据实施方案的该模式，形成为圆盘形状， 但同样可以形成立方体形状或其他形状。
[0050] 介电体1是通过对所得成型制品进行烧制而得到。此处，烧制通常在空气中进行。 另外，烧制温度优选为900°C至1300°C，并且煅烧时间优选为2小时至10小时。
[0051] 然后在所得介电体1的两个表面上形成电极2、3。对于电极的材料没有具体的限 制，并且使用48)1 1、〇1^附等。借助例如气相沉积法、溅射法、印刷法或化学镀法的方法 形成电极，但也可以使用其他方法，并且对于形成电极的方法没有具体的限制。
[0052] 图2是根据本发明的实施方案的一个不同的模式的层叠陶瓷电容器的截面图。如 图2所示，根据本发明的实施方案的一个模式的层叠陶瓷电容器200包括电容器元件主体5， 所述电容器元件主体5具有介电层7和内部电极层6A、6B交替堆叠的结构。一对端电极11A、 11B形成在元件主体5的两端，一对端电极11A、11B形成在元件主体5的两端上，所述一对端 电极11六、1113分别与交替布置在元件主体5内部的内部电极层64、613导通(〇〇11(111〇1:)。对于元 件主体5的形状没有具体的限制，但是通常为立方体形状。另外，对于其尺寸没有具体的限 制，应当根据应用来设定适当的尺寸。
[0053]介电层7包含根据本发明的介电组合物。
[0054] 介电层7的每层的厚度可以自由地设定，并且可以为例如Ιμπι至100μπι，但没有具体 的限制。
[0055] 内部电极层6Α、6Β被设置成例如平行的方式。内部电极层6Α以如下方式形成:所述 内部电极层6Α的一端在层叠体5的形成端电极11Α的端面处露出。另外，内部电极层6Β以如 下方式形成:所述内部电极层6Β的一端在层叠体5的形成端电极11Β的端面处露出。此外，内 部电极层6Α和内部电极层6Β以如下方式设置:其大部分沿堆叠的方向交叠。
[0056]例如，金属如Au、P t或Ag可被用作内部电极层6Α、6Β的材料，但没有具体的限制，并 且也可以使用其他金属。
[0057] 端电极11A，11B设置在层叠体5的与内部电极层6A、6B的端部接触的端面处，内部 电极层6A、6B在所述端面处露出。因此，端电极11A、11B分别电连接至内部电极层6A、6B。端 电极11A、11B可以包含具有Ag、Au、Cu等作为其主要组分的导电材料。其中，端电极11A、11B 的厚度根据应用和层叠介电元件的尺寸适当地设定。该厚度可以设定为1〇μπι至50μπι，但没 有具体的限制。
[0058] 以上对根据本发明的实施方案的模式的单层陶瓷电容器和层叠陶瓷电容器进行 了描述。根据本发明的介电组合物在施加高DC偏置时具有高介电常数和电容，并且因此可 以有利地用于例如具有相对高的额定电压的中压和高压电容器。
[0059] 另外，本发明不限于上述实施方案的模式。例如，包含根据本发明的介电组合物的 介电层也可以被用作半导体器件等中的介电元件。另外，除了介电组合物之外，在本发明中 可以自由地使用已知的构造。另外，当生产陶瓷电容器时，可以借助已知的方法如水热合成 法生产煅烧粉末。另外，也可以制备、混合以及烧结Bi(Zn Q.5TiQ.5)03、（Bi(). 5Na().5)Ti〇dP SrTi03等作为前体。
[0060]根据实施方案的该模式的电介质是铁电组合物的组合，并且通过提供该特定组 合，能够实现当施加8ν/μπι的DC偏置时的900或更大的相对高的介电常数。
[0061 ]例如，根据本发明的介电组合物也可被称为铁电组合物例如Bi(ZnQ.5Tio.5)0 3、 (BiQ.5Na〇.5)Ti03和SrTi0 3的组合。认为借助于铁电组合物的这种特定组合能够提供当施加 至少为8ν/μπι的DC偏置时的900或更大的相对高的介电常数。
[0062][示例性实施方案]
[0063]以下将借助示例性实施方案和比较例对本发明进行更详细的描述。然而，本发明 不限于以下的示例性实施方案。
[0064](示例性实施方案1-16和比较例1-10)
[0065] 为了生产介电组合物，制备氧化铋(Bi203)、碳酸钠(Na 2C03)、碳酸锶(SrC03)、氧化 锌(ZnO)和二氧化钛(Ti02)的粉末作为起始材料。
[0066] 然后以如下方式对上述粉末起始材料进行称重:使得已被烧制的介电组合物(烧 结体)满足表1中所示的组分。此处应当注意，在表1中的a、b、c和d分别表示下式（1)中的a、 b、c和d的数值。
[0067] (BiaNabSrc)(ZndTii-d)〇3 (1)
[0068] 然后利用球磨机对已称重的起始材料粉末进行湿式混合，之后将所得的混合物在 空气中在850°C下煅烧2小时以获得煅烧制品。在球磨机中湿磨所得的煅烧制品以获得煅烧 粉末。然后将lwt%聚乙烯醇加入到煅烧粉末中，取煅烧粉末为lOOwt%，在约5X 102MPa的 压力下进行成型，并且获得具有直径约17mm和厚度约1mm的平面尺寸的盘形成型制品。
[0069] 然后在空气中在900°C至1300°C的烧制温度和2小时至10小时的烧制时间下对所 得的成型制品进行烧制，其条件使得相对密度为95%或更大，以获得介电组合物样品。当测 量所得的介电样品的密度时，所有样品的密度相对于理论密度为95%或更大。
[0070] 借助于X射线荧光分析对所得的介电组合物样品的组成进行分析。因此，可以确认 烧结体的组成相当于表1中的组合物。
[0071] 为了生产电容器样品，在所得的介电组合物样品的两个表面上气相沉积Ag电极。 [0072]对于所得的电容器样品中的每一个对当施加 8V/ym的DC偏置时在25°C的室温下的 介电常数(ε)进行测量。
[0073]将DC-电压电源（Glassman High Voltage，WX10P90)连接至数字LCR仪（Hewlett-Packard，4284A)，并且通过所述数字LCR仪在25°C的室温下对当施加8V/ym的DC偏置时的介 电常数进行测量。
[0074]对于每个示例性实施方案和比较例当施加 SV/μπι的DC偏置时在25°C的室温下的介 电常数示于表1中。另外，在表中的节线(bar line)表明，当施加8V/ym的DC偏置时发生击穿 并且介电常数不能测量。当施加 SV/μπι的DC偏置时介电常数为900或更大的实施例被认为是 令人满意的。
[0075][表1]
[0076]
[0077] 从以上可以看出，根据示例性实施方案1-16的介电组合物（其中a、b、c和d满足 0.09彡&彡0.58、0.09彡13彡0.42、0.05彡。彡0.84、0〈(1彡0.08、0.95彡&+匕+。彡1.05)当施加 SV/μπι的偏置时具有900或更大的介电常数，并且这些组合物是在优选的范围内。
[0078]与此相反，根据比较例1-10的介电组合物（其不满足0.09彡a彡0.58、0.09彡b彡 0.42、0.05彡。彡0.84、0〈(1彡0.08、以及0.95彡3+匕+(3彡1.05中的至少之一）当施加8￥/^111的 偏置时具有小于900的介电常数，或者不能测量介电常数。
[0079]此外，对于根据示例性实施方案3的电容器样品所施加的DC偏置在〇ν/μπι至8V/ym 的范围内变化，并且对介电常数进行了测量。测量结果与常规的基于BaTi03的电容器样品 的介电常数的变化的图一起示于图3中。
[0080] 从图3中清楚地看出，在常规的基于BaTi03的电容器样品的情况下，随着所施加的 DC偏置增加，介电常数急剧下降，而在具有根据本发明的介电组合物电容器样品的情况下， 当施加2VAim至4V/ym的DC偏置时介电常数为最大值，即使当DC偏置增加时，也保持高介电 常数。
[0081] [附图标记]
[0082] 1:介电体
[0083] 2、3:电极
[0084] 5:层叠体
[0085] 6A、6B:内部电极层
[0086] 7:介电层
[0087] 11A、11B:端电极
[0088] 100:陶瓷电容器
[0089] 200:层叠陶瓷电容器
【主权项】
1. 一种介电组合物，其中所述主要组分的成分符合下式(I): (BiaNabSrc) (ZndTii-d)〇3 (1) 其特征在于，a、b、c和d满足以下:0.09彡a彡0·58、0·09彡b彡0·42、0·05彡c彡0.84、0〈d 彡0 · 08 并且 0 · 95彡 a+b+c彡 1 · 05。2. 根据权利要求1所述的介电组合物，其中a、b、c和d满足以下:0.27彡a彡0.48、0.18彡 b彡0.38、0.20彡。彡0.60、0.02彡(1彡0.05并且0.95彡&+匕+。彡1.05。3. -种介电元件，包含根据权利要求1或2所述的介电组合物。4. 一种电子部件，设置有包含根据权利要求1或2所述的介电组合物的介电层。5. -种层叠电子部件，具有通过交替地层叠内部电极层和包含根据权利要求1或2所述 的介电组合物的介电层而形成的层叠部。
【文档编号】H01G4/12GK105916829SQ201580005075
【公开日】2016年8月31日
【申请日】2015年1月21日
【发明人】井村智也, 田内古史, 广濑政和
【申请人】爱普科斯公司