互连结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种互连结构及其形成方法。
【背景技术】
[0002] 目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常需要制 作互连结构。互连结构中，用于将半导体器件的有源区与其它集成电路连接起来的结构一 般为导电插塞。现有导电插塞通常采用通孔工艺或双镶嵌工艺形成。
[0003] 在现有互连结构形成过程中，通过蚀刻低K介质层形成通孔，然后于通孔中填充 导电材料形成导电插塞。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作互连结构 时，为防止RC效应，须使用超低K介电材料作为介质层(所述超低K是指介电常数小于等于 2. 6)。
[0004] 由于超低K介质层是非常疏松并且带有孔的介质膜层，因此，为了提高所形成的 互连结构的可靠性，通常需要在所述超低K介质层上形成保护层。现有技术中，所述保护层 通常采用BD(BlackDiamond，黑钻石，主要包含SiCOH)层。
[0005] 请参考图1和图2,示出了现有互连结构的形成方法各步骤对应的剖面结构示意 图。
[0006] 如图1所示，提供基底100,在基底100上依次形成刻第一低K介质层110、保护层 120、硬掩膜层130、扩散阻挡层140和屏蔽氧化层150(screenoxide)。第一低K介质层 110的材料为多孔低K介质材料，其K值通常在2. 5左右。保护层120的作用是提高低K介 质层与后续形成的硬掩膜层130之间的粘附性，更重要的是保护层120还能够防止后续工 艺中(氧）等离子体等对低K介质层的表面进行轰击。
[0007] 需要说明的是，图1中虽未显示，但是，基底100上可以制作有各半导体器件，形成 半导体器件层，而且，在半导体器件层与第一低K介质层之间还可以包括衬垫氧化物和刻 蚀停止层等各层。
[0008] 如图2所示，从上到下对图1所示的屏蔽氧化层150、扩散阻挡层140、硬掩膜层 130、保护层120和第一低K介质层110进行蚀刻，以形成通孔(未示出）。然后采用导电材 料填充所述通孔形成导电插塞160。并进行平坦化工艺直至暴露保护层120上表面，导电插 塞160上表面与保护层120上表面齐平。其中图2省略显示基底100、扩散阻挡层140和屏 蔽氧化层150。
[0009] 然而，在导电插塞160形成过程中，导电插塞160位于第一低K介质层110和保护 层120交界面会形成外伸（overhang)现象，出现外伸现象的原因是：在叠层结构(包括第一 低K介质层110、保护层120和硬掩膜层130)中形成所述通孔后，需要使用酸溶液对通孔 进行酸洗工艺；酸洗工艺过程中，酸溶液对第一低K介质层110、保护层120和硬掩膜层130 都具有一定蚀刻作用，并且酸溶液对第一低K介质层110、保护层120和硬掩膜层130的刻 蚀速率依次增大，导致清洗之后，所述通孔在第一低K介质层110、保护层120和硬掩膜层 130部分的宽度依次增大，即在保护层和第一低K介质层的交界处出现底切（undercut)现 象，事实上，在硬掩膜层130和保护层120的交界处也出现底切现象；这种底切现象导致当 采用导电材料填充所述通孔时，形成的导电插塞出现外伸现象。
[0010] 外伸现象导致导电插塞形成过程中，导电插塞附近的层间介质层极易出现孔洞 (void)，造成互连结构的质量和可靠性下降。
[0011] 为此需要一种新的互连结构的形成方法，以防止互连结构形成过程中，导电插塞 出现外伸现象，从而防止导电插塞附近的层间介质层出现孔洞，进而防止互连结构的质量 和可靠性下降。
【发明内容】
[0012] 本发明解决的问题是提供一种互连结构的形成方法，以避免互连结构形成过程中 导电插塞出现外伸现象，从而避免导电插塞附近的层间介质层出现孔洞，提高互连结构的 质量和可靠性。
[0013] 为解决上述问题，本发明提供一种互连结构的形成方法，包括：
[0014] 提供基底；
[0015] 在所述基底上形成超低K介质层；
[0016] 在所述超低K介质层上形成致密介质层；
[0017] 在所述致密介质层上形成掩膜层；
[0018] 从上到下依次蚀刻所述掩膜层、致密介质层和超低K介质层直至形成通孔；
[0019] 采用导电材料填充满所述通孔形成导电插塞。
[0020] 可选的，所述超低K介质层的形成材料包括第一材料和第二材料，所述第一材料 用作形成所述超低K介质层的基材，所述第二材料用于使所述超低K介质层内部产生孔洞。
[0021] 可选的，在形成所述超低K介质层后，沿用形成所述超低K介质层的工艺条件，并 通过仅减小所述第二材料的流量形成所述致密介质层。
[0022] 可选的，所述第二材料包括a_松油烯，所述第一材料包括二乙氧基甲基硅烷。
[0023] 可选的，形成所述超低K介质层时，所述第二材料的流量为2000mg/min~3500mg/ min,形成所述致密介质层时，所述第二材料的流量减小至0~5mg/min。
[0024] 可选的，所述第二材料流量的减小速率为每分钟减小500mg/min~800mg/min。
[0025] 可选的，所述致密介质层的厚度为1 〇〇A~3 00A。
[0026] 可选的，在形成所述通孔之后，且在填充所述通孔之前，对所述致密介质层进行紫 外光照处理，所述紫外光照处理采用的紫外光波长范围为200nm~400nm。
[0027] 可选的，形成所述超低K介质层和致密介质层时，采用的射频功率为200w~ 2000w，采用的压强为5Torr~8Torr，采用的载气为氮气、氩气、氙气、氖气或者氦气的至少 其中之一，采用的载气流量为lOOOsccm~5000sccm。
[0028] 为解决上述问题，本发明还提供了一种互连结构，包括：
[0029] 基底；
[0030] 位于所述基底上的超低K介质层；
[0031] 位于所述超低K介质层上的致密介质层；
[0032] 导电插塞，所述导电插塞贯穿所述致密介质层和超低K介质层，并且所述导电插 塞上表面与所述致密介质层上表面齐平。
[0033] 与现有技术相比，本发明的技术方案具有以下优点：
[0034] 本发明的技术方案中，在超低K介质层上形成致密介质层，致密介质层本身具有 保护作用，因此可以不必形成保护层。然后在致密介质层上形成掩膜层。之后从上到下依 次蚀刻掩膜层、致密介质层和超低K介质层直至形成通孔。在形成通孔过程中，超低K介质 层与致密介质层不存在明显交界，因此不会出现底切现象，防止后续形成的导电插塞等结 构出现外伸现象，从而防止导电插塞等结构附近的层间介质层中出现孔洞，最终形成的互 连结构的质量和可靠性均得到提高，并且所述形成方法工艺过程简单，节省工艺步骤，节约 成本。
[0035] 进一步，超低K介质层与致密介质层都采用第一材料和第二材料生成，并且两者 的形成工艺条件中，仅有第二材料的流量不同，因此，可以在形成超低K介质层之后，直接 沿相应的形成工艺条件，并通过只减小第二材料的流量，就能够在超低K介质层上继续形 成致密介质层，简化了工艺，节约了成本。而且超低K介质层与致密介质层逐渐过渡，进一 步消除界面的存在，防止界面间底切现象的出现。
[0036] 进一步，所述致密介质层的厚度范围为l〇〇A~300A。如果所述致密介质层的厚 度小于100A,其无法将位于其下方的超低K介质层隔离，如果其厚度大于300A,则会造成 材料浪费、工艺难度增加和工艺成本升高等问题。
【附图说明】
[0037] 图1和图2是现有互连结构的形成方法对应的剖面结构示意图；
[0038] 图3至图7是本发明实施例提供的互连结构的形成方法各步骤对应的剖面结构示 意图。
【具体实施方式】
[0039] 正如【背景技术】所述，现有互连结构的形成过程中，存在导电插塞在各叠层结构中 易出现外伸现象的问题，导致导电插塞形成过程中，导电插塞附近的层间介质层极易出现 孔洞，造成互连结构的质量和可靠性下降。
[0040] 本发明提供一种新的互连结构及其形成方法，所述形成方法在超低K介质层上形 成致密介质层，致密介质层本身