覆晶芯片失效分析方法及电性定位中检测样品的制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其是指一种覆晶芯片失效分析方法及电性定位中检测样品的制备方法。
【背景技术】
[0002]由于半导体工艺的飞速发展，国内外高阶28nm甚至更小工艺的芯片已广泛推广应用。一般的封装形式已经不能满足芯片传输速率的要求，倒封装技术的出现解决了这一问题。目前倒封装的芯片已经广泛的应用在各个领域，且未来C4封装等先进封装将成为主流。
[0003]因倒封装芯片的金属层数通常比较多，且正面有锡球存在。故通常亮点可能会被金属和锡球挡住，从而无法准确的定位到异常的亮点。结合图1?图3所示，图1?图3是现有技术中覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。如图1所示，芯片90包括封装基底(Substrate) 91与制备于封装基底91上的裸片(die) 92，裸片92的外部覆盖有塑封体93，裸片92与基底91之间连接有金凸块(bump) 94，封装基底91的底部设有锡球95。如图2所示，目前的方法为:先用研磨法研磨掉锡球95和2/3的封装基底91，再用酸溶液去掉92外部的塑封体93和将裸片92与1/3的封装基底91分离，将芯片90取裸片92，然后将裸片92的背面通过透明的胶体(红胶)黏贴在透明的玻璃基板96上，最后通过封装绑线97连接玻璃基板96上的导电片98以及裸片92上的金凸块94，从裸片的背面进行电性的亮点定位，根据异常点进行后续的物理去层失效分析，但是此方法的缺点为取裸片的过程中金凸块有可能会被酸过腐蚀从而导致无法通过封装再绑线出来，进而影响后续的电性亮点定位失效分析。
【发明内容】
[0004]有鉴于上述问题，本发明提供了一种覆晶芯片失效分析电性定位中检测样品的制备方法，包括:
[0005]提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
[0006]研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
[0007]将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
[0008]用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
[0009]本发明覆晶芯片失效分析电性定位中检测样品的制备方法，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
[0010]本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，研磨所述塑封体直至裸露出所述裸片的晶背，包括:
[0011]对所述塑封体进行粗磨，研磨掉所述裸片外部的所述塑封体的三分之二部分；
[0012]对所述塑封体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背；
[0013]对所述裸片的晶背进行抛光。
[0014]本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，对所述塑封体进行粗磨时，采用P800砂纸研磨掉所述裸片外部的所述塑封体的三分之二部分。
[0015]本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，对所述塑封体进行细磨时，采用P1200砂纸研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背。
[0016]本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，采用P4000砂纸对所述裸片的晶背进行抛光。
[0017]本发明还提供了一种覆晶芯片失效分析方法，包括:
[0018]制作用于进行失效分析的检测样品；
[0019]从所述检测样品的背面进彳丁壳点定位；
[0020]在所述检测样品上确定待进行物理去层的关注区域，采用物理去层法，根据亮点定位中出现的异常点对所述关注区域内的所述检测样品进行物理去层分析；
[0021]其中，制作用于进行失效分析的检测样品，进一步包括:
[0022]提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
[0023]研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
[0024]将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
[0025]用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
[0026]本发明的覆晶芯片失效分析方法，制作检测样品时，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
[0027]本发明覆晶芯片失效分析方法的进一步改进在于，所述裸片包括自下而上制备于衬底上的第一金属层、第二金属层、......、第N-2金属层、第N-1金属层以及第N金属层，其中，8 ^ N ^ 10 ；
[0028]所述物理去层法，包括:自上而下依次刻蚀所述第N金属层、所述第N-1金属层、所述第N-2金属层、......、所述第二金属层以及所述第一金属层；
[0029]其中，刻蚀所述第N-1金属层，包括:
[0030]采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-1金属层上的氧化层2分钟；
[0031]采用反应离子刻蚀法刻蚀所述第N-1金属层上的氧化层30秒至所述关注区域内的所述第N-1金属层露出金属铜；
[0032]研磨所述金属铜至所述关注区域内的所述第N-1金属层完全去除。
[0033]本发明覆晶芯片失效分析方法的进一步改进在于，刻蚀所述第N金属层，包括:
[0034]采用反应离子刻蚀法刻蚀所述第N金属层上的钝化层至所述关注区域内的所述第N金属层露出金属铝；
[0035]采用第一刻蚀剂刻蚀所述金属铝至所述关注区域内的所述第N金属层完全去除。
[0036]本发明覆晶芯片失效分析方法的进一步改进在于，刻蚀所述第N-2金属层，包括:
[0037]采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-2金属层上的氧化层I分钟；
[0038]采用反应离子刻蚀法刻蚀所述第N-2金属层上的氧化层15秒至所述关注区域内的所述第N-2金属层露出金属铜；
[0039]研磨所述金属铜至所述关注区域内的所述第N-2金属层完全去除。
[0040]本发明覆晶芯片失效分析方法的进一步改进在于，所述第一金属层下方制备有氮化钽层，刻蚀所述第一金属层，包括:
[0041]采用第二刻蚀剂刻蚀所述第一金属层至所述关注区域内的所述第一金属层下方的氮化坦层露出；
[0042]研磨所述第一金属层下方的氮化坦层至所述关注区域内的所述第一金属层下方的氮化坦层完全去除。
【附图说明】
[0043]图1?图3是现有技术中覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。
[0044]图4是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的流程图。
[0045]图5?图7是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。
[0046]图8是本发明覆晶芯片失效分析电性定位中检测样品的制备方法中研磨掉裸片的背面的塑封体的流程图。
[0047]图9是本发明覆晶芯片失效分析方法的流程图。
[0048]图10是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N金属层的具体流程图。
[0049]图11是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-1金属层的具体流程图。
[0050]图12是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-2金属层的具体流程图。
[0051]图13是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第一金属层的具体流程图。
[0052]图14?图16是本发明覆晶芯片失效分析方法的较佳实施例中物理去层法刻蚀第十金属层至第八金属层的步骤分解图。
【具体实施方式】
[0053]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0054]配合参看图4?图7所示，图4是覆晶芯片失效分析电性定位中检测样品的制备方法的流程图。图5?图7是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。本发明覆晶芯片失效分析检测样品的制备方法，包括:
[0055]步骤S101:结合图5所示，提供待测的覆晶芯片10，覆晶芯片10包括封装基底11与制备于封装基底11上的裸片12，裸片12的外部覆盖有塑封体13，