垂直霍尔器件的制作方法
【技术领域】
[0001]本发明涉及一种通过集成电路的1C(集成电路)工艺(例如CMOS工艺)制造的垂直霍尔器件。
【背景技术】
[0002]霍尔效应器件或者简称霍尔器件(其还被称为霍尔元件或者霍尔传感器)是将以磁场矢量测量的分量转换成电压的器件。霍尔器件是当前最常用的磁传感器。他们作为独立器件和包括霍尔器件、电流源、放大器以及其他信号调节电子电路的组合的集成电路两者都是市场上可以买到的。在R S Popovic所著的题为“霍尔效应器件”的书(Instituteof Physics Publishing, Bristol and Philadelphia 2004)中描述了霍尔器件的工作原理和基本工艺。
[0003]简言之，存在两类霍尔器件，其被称为水平霍尔器件和垂直霍尔器件。水平霍尔器件具有平板的形式，其通常平行于有源芯片表面布置，并且对垂直于有源芯片表面运行的磁场敏感。垂直霍尔器件通常不具有平板式几何形状，但其表现地如同相对于有源芯片表面垂直地布置的平板，并且对平行于有源芯片表面运行的磁场敏感。
[0004]图1和图2分别示出了现有技术的垂直霍尔器件1的横截面和平面图。为了避免混淆，使用了下面的惯例。在所有示出垂直霍尔器件的平面图的附图中，彼此正交定向的X轴和y轴被用于指示测量“长度”或“宽度”的方向。诸如图2中的L的任何沿X轴的距离将被称为长度；而诸如图2中的W的任何沿y轴的距离将被称为宽度。这个惯例将独立地应用在正在考虑中的结构的长度和宽度的比值上。
[0005]采用1C (集成电路)工艺制造垂直霍尔器件1。垂直霍尔器件1具有被植入到P型区域3中的N型区域2，P型区域3可以是P型衬底。沿直线8布置的四个重掺杂N+区域被置于N阱NW的表面并且形成电接触4-7。N阱NW具有深度dNW，N+接触具有深度d +。垂直霍尔器件1具有长度L和宽度W。垂直霍尔器件1的两个不相邻的接触被用作输入端子而另外两个不相邻的接触被用作输出端子。例如，接触4和6可以被用作输入端子而接触5和7可以被用作输出端子，或者相反。在霍尔器件1的接触4到7之间的电阻1?1、1?2、1?3和&可以由图3中所示的惠斯通电桥表示。作为发明的一部分，电阻R2被认为是由两个电阻R2’ 和 R2” 组成，并且 r2= r2’ I |R2”。
[0006]经由输入端子将恒定电流Ιιη或恒定电压V…供应给霍尔器件1。如果霍尔器件1暴露于具有垂直于有效器件平面的分量的磁场，那么霍尔效应的电动势在输出端子之间作用。输出端子之间呈现的电压ν-被称为霍尔器件1的输出电压。霍尔器件的输出电压由以下表达式给出:
[0007]Vout= Vciff+SlXIinXB，或者 Vout= Voff+SvXVinXB (1)
[0008]其中V。^表示偏移电压，S工表示电流相关灵敏度，B表示垂直于有效器件平面的磁场分量，而Sv表不电压相关灵敏度。
[0009]为了适合作为磁场传感器的实际应用，霍尔器件应具有如下主要特性:
[0010]a)低偏移，例如在硅集成霍尔器件中，偏移电压Vrff应为'?〈0.01XVin。
[0011]b)方便的公共输出电压电平:输出端子的电压V 应在输入电压V ^的大约中点:VDUt,产 1/2V in^PVouti2^ 1/2V ιη0
[0012]c)输入和输出端子的可交换性:霍尔器件特性，包括:当接触4和6被用作输入端子而接触5和7被用作输出端子时以及当接触5和7被用作输入端子而接触4和6被用作输出端子时，偏移电压的绝对值、输出电压的公共电平、输入和输出电阻以及磁灵敏度应基本保持相等。霍尔器件的输入端子和输出端子的可交换性是用于减少霍尔器件的偏移电压的技术(被称为旋转电流技术)的应用的前提条件。
[0013]d)高磁灵敏度:趋于以低供给电压操作现代传感器系统；因此，霍尔器件的最相关灵敏度品质因数通常是sv，而不是Sp例如，针对硅集成霍尔器件，电压相关磁灵敏度sv应为:SV>0.03V/VT (伏特每伏特和特斯拉)。
[0014]e)低频闪烁噪声(同样被称为Ι/f噪声):例如，在Vin为IV的霍尔器件供电电压Vin处，闪烁噪声的转折频率f。应为f c<10kHz (噪声谱密度的Ι/f部分等于热噪声)。
[0015]如果四个电阻&、R2、私和1?4大约相等，则将满足需要求a)到c)。电压相关磁灵敏度(要求d)是用于霍尔器件的材料的特性以及其几何形状的复杂函数。但粗略的说，如果电阻&、R2、私和R 4具有相等的值并且是“短”的，则要求d)容易满足。此处，“短”是指电阻器的长度不大于其横截面的均方根。闪烁噪声(要求e)主要取决于用于霍尔器件的材料的质量以及其表面的质量和保护。
[0016]理论上，任何二维(平面)水平霍尔器件可以通过被称为保角映射的数学技术转换成垂直霍尔器件。但实际中，接触的所计算的尺寸几乎不可能满足。
[0017]因此，当设计集成垂直霍尔器件时，同时满足所有的要求a)到e)是一个严峻的挑战。在四-接触垂直霍尔器件的所有已知设计中，两个外部接触4和7之间的电阻远大于两个内部接触5和6之间的电阻，即R4?R2，如图1中可以看出地。这种不相等产生了等于输入电压的一半的偏移电压。电阻&和1?4之间的较大的差异是由于实际CMOS工艺的各种限制，主要是以下两方面的限制:
[0018]⑴相对于垂直霍尔器件的长度L而言小的N阱NW的深度dNW(通常dnw/L〈〈l)。通过保角映射可以示出:内部接触5和6的标称尺寸将非常小，甚至低于实际CMOS工艺的限制。
[0019](ii)与内部接触5和6之间的小距离12相比N+接触区域的实际深度d+。该事实的结果是电阻R2由并联连接的两个电阻R2’和R2”组成，R2’表示针对在内部接触5和6的两个N+区域的侧壁之间、非常接近并平行于器件表面流过的电流的电阻R2’，以及R2”表示针对在两个内部接触5和6之间、在器件表面以下的正常深度流过的电流的电阻。并联连接的电阻R2’和R2”的电阻R2小于“正常” R 2”的电阻，这使得&和R 4不相等的问题更加严重。
[0020]同样在以CMOS工艺实现的五-接触垂直霍尔器件中存在类似问题。现有技术的描述
[0021 ] 在第4782375号美国专利中首次描述了垂直霍尔器件。该器件具有沿一条线布置的五个接触，他们中最外部的两个被短路。在适当地设计的情况下，五-接触垂直霍尔器件可以满足要求a)、d)和e)，但采用已知的五-接触结构很难满足要求b)和c)。
[0022]在第5057890号美国专利中公开的四-接触垂直霍尔器件固有地满足可交换性要求c)。但当通过使用1C工艺实现时，四-接触垂直霍尔器件通常具有很大的偏置和低的电压相关磁灵敏度，也就是说，不满足要求a)和d)。
[0023]在第7872322号美国专利中，提出通过将一个电阻器与电阻器R4并联连接来减少集成的四-接触霍尔器件的偏置。该文献并未公开该方法是否有助于或者扰乱上述列出的其他要求的满足。
【发明内容】
[0024]本发明涉及一种具有在深N阱的表面上沿直线布置的接触的四-接触或五-接触垂直霍尔器件。四-接触垂直霍尔器件具有两个内部接触和两个外部接触。接触由高掺杂N+区域形成。此外，五-接触垂直霍尔器件在两个内部接触之间还具有中心接触。例如通过直接连接两个外部接触的金属线将五-接触垂直霍尔器件的两个外部接触短路。由于对称的原因，两个内部接触具有相同的长度和相同的宽度并且两个外部接触具有相同的长度和相同的宽度。四-接触垂直霍尔器件和五-接触垂直霍尔器件两者都相对于第一对称线以及沿第一对称线正交延伸的中心对称平面对称。
[0025]本发明的目的在于开发满足全部上述要求a)到e)的并且可以通过使用市面上可用的硅CMOS集成电路工艺的处理制造的垂直霍尔器件。发明提出了一种集成的四-接触和五-接触垂直霍尔器件的新颖布局，其在不需要在现有的硅CMOS工艺中增加单独的制造步骤的情况下使得电阻札、R2、私和1?4的值相等以及实现霍尔器件的高磁灵敏度。发明提出了如下减少电阻&和/或增加电阻R2(参考标记指的是图1和图2)的垂直霍尔器件的新设计:
[0026]a)四-接触垂直霍尔器件
[0027]根据实施例，外部接触的有效宽度大于内部接触的有效宽度。因此，沿垂直霍尔器件的长度方向所得的垂直霍尔器件的有效宽度不均匀，接近内部接触处较小而朝向外部接触处较大。这种设计减少了外部接触之间的电阻r4。
[0028]根据发明的另一个实施例，在内部接触5和6之间布置了 P+带。P +带不接触内部接触的N+区域。P+带是重掺杂P+区。优选地，选择P+带的长度使得其到内部接触的距离小于所使用的1C工艺的设计规则所允许的最小距离。这种设计增大了内部接触之间的电阻R2。
[0029]根据又一个实施例，根据第一实施例通过使外部接触的有效宽度大于内部接触的有效宽度来减小电阻R4，并且根据第二实施例通过在内部接触之间布置P+带来增加电阻
R2o
[0030]b)五-接触垂直霍尔器件
[0031 ] 根据一个实施例，外部接触的有效宽度大于内部接触的有效宽度并且中心接触的有效宽度等于或者优选小于内部接触的有效宽度。沿垂直霍尔器件的长度方向所得的垂直霍尔器件的有效宽度不均匀，接近中心接触处较小而朝向外部接触处较大。这种设计减少了外部接触和