一种源漏外延工艺的监测方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种源漏外延工艺的监测方法。
【背景技术】
[0002]随着集成电路技术的不断发展，对器件的性能也提出了更高的要求。目前，除了高k/金属栅工程的应用外，在45纳米技术节点上还引入了源漏应力工程，来进一步提高载流子的迁移率。
[0003]源漏应力工程，即源漏沟槽工艺，其主要工艺步骤包括:在形成栅极结构110之后，通过光刻将需要进行源漏应变调节的位置暴露出来，可以通过干法刻蚀或湿法腐蚀技术，形成沟槽120，通常晶体硅的衬底中形成的为SigMa形状的硅沟槽120，如图1所示，该硅沟槽形状是由于湿法化学腐蚀对硅(100)和(111)选择性腐蚀造成的；而后，通过选择性外延技术，对于PM0S，在硅沟槽中进行选择性SiGe的源漏区130的外延生长，由于Ge原子半径大于硅，因此外延的SiGe将对PM0S沟到产生压应力作用，从而提升PM0S的空穴迁移率；对于NM0S，在硅沟槽中进行选择性SiC的源漏区130的外延生长，以提高NM0S电子迁移率，如图2所7JK。
[0004]在湿法化学腐蚀出硅槽后，通过外延形成应力作用的源漏区，如SiGe或SiC，由于此时栅极已经形成，不能采用CMP工艺进行平坦化，对于不同的设计，外延形成的源漏区有的与衬底持平，有的高于衬底，即提升源漏，而对于源漏区厚度的均匀性无法通过平坦化工艺来实现，这就需要对源漏的外延工艺进行有效的监控。
[0005]为此，需要提出直观的且适用于量产的快速监测方法，以判断源漏外延工艺是否达到工艺要求。
【发明内容】
[0006]本发明的目的旨在至少解决上述技术缺陷之一，提供一种源漏外延工艺的监测方法，适用于量产监测，快速有效。
[0007]为此，本发明提供了如下技术方案:
[0008]一种源漏外延工艺的监测方法，包括:
[0009]提供外延形成源漏区后的衬底的质量目标值以及其容差范围；
[0010]提供衬底，在衬底上形成源漏沟槽，并在源漏沟槽中外延形成源漏区；
[0011]获得外延形成源漏区后的衬底的质量；
[0012]判断该质量是否在质量目标值的容差范围内。
[0013]可选的，提供质量目标值的步骤具体为:测量特定产品的衬底在外延形成源漏区后的质量，通过扫描电子显微镜分析该衬底的厚度和/或晶体结构，确定该衬底的质量为质量目标值。
[0014]可选的，提供质量容差值的步骤具体为:测量该特定产品的其他多批次衬底在外延形成源漏区后的质量，得到外延形成源漏区后的质量变化数据，以确定容差范围。
[0015]此外，本发明还提供了一种源漏外延工艺的监测方法，包括:
[0016]提供外延形成源漏区前、后的质量差目标值以及其容差范围；
[0017]提供衬底，在衬底上形成源漏沟槽，获得该衬底的第一质量；
[0018]在该源漏沟槽中外延形成源漏区，获得该衬底的第二质量；
[0019]判断第二质量与第一质量的质量差是否在质量差目标值的容差范围内。
[0020]可选的，提供质量差目标值的步骤具体为:测量特定产品的衬底在外延形成源漏区前、后的质量，通过扫描电子显微镜分析该衬底的厚度和/或晶体结构，确定该衬底在外延形成源漏区前、后质量差为质量差目标值。
[0021]可选的，提供质量差容差值的步骤具体为:测量该特定产品的其他多批次衬底在在外延形成源漏区前、后的质量，得到外延形成源漏区前、后的质量差变化数据，以确定容差范围。
[0022]本发明实施例提供的源漏外延工艺的监测方法，通过测量外延形成源漏区后衬底的质量，来间接监测源漏外延工艺是否达到要求，该方法直观、快速并对晶片没有损伤，也无需特定的测试结构，适用于量产时对源漏外延制程的有效监测，以便有效控制外延形成源漏的质量。
【附图说明】
[0023]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0024]图1-2为源漏应力工程工艺过程中的器件截面示意图；
[0025]图3为根据本发明实施例一的源漏外延工艺的监测方法的流程示意图；
[0026]图4-5为根据本发明实施例一的方法监测源漏外延工艺的过程中器件的截面示意图；
[0027]图6为根据本发明实施例二的源漏外延工艺的监测方法的流程示意图。
【具体实施方式】
[0028]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0029]在本发明中，提供的源漏外延工艺的监测方法，通过测量源漏外延形成之后的质量，来间接监测源漏外延工艺是否达到要求，该直观、快速并对晶片没有损伤，也无需特定的测试结构，适用于对源漏外延工艺的有效监测，以便有效控制外延形成源漏的质量。
[0030]为了更好的理解本发明，以下将结合具体的实施例进行描述。
[0031]实施例一
[0032]以下将结合图3-5详细描述以外延形成源漏区后的晶片的质量为目标进行监测的实施例。
[0033]首先，提供外延形成源漏区后的衬底的质量目标值以及其容差范围。
[0034]在通常的源漏应力工程的器件制造工艺中，参考图4所示，首先，在衬底200上形成栅极结构210 ;而后，进行源漏沟槽220的刻蚀；接着，在源漏沟槽中外延形成源漏区230,参考图5所示。
[0035]在本发明实施例中，所述衬底，即晶片，可以为Si衬底、SOI (绝缘体上硅，SiliconOn Insulator)或G0I (绝缘体上锗,Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、或InP等，还可以为叠层结构。
[0036]其中，栅极结构210通常包括栅介质层和栅电极，还可以进一步包括侧墙，栅极结构可以为高k/金属栅的结构，即栅介质层为高k介质材料,栅电极为金属栅电极,高k介质材料，例如和氧化硅相比，具有高介电常数的材料或其他合适的介质材料，高k介质材料例如铪基氧化物，HF02、HfS1、HfS1N、HfTaO、HfT1等，金属栅电极可以为一层或多层结构，可以包括金属材料或多晶硅或他们的组合，金属材料例如T1、TiAlx、TiN、TaNx、HfN、TiCx、
T^r 坐坐
[0037]在本实施例中，所述衬底200为硅衬底，采用湿法腐蚀后，形成了类似六边形的开口的源漏沟槽220。通过选择性外延技术，对于PM0S，在沟槽中可以进行选择性SiGe外延生长，对于NM0S，在沟槽中进行选择性S