相变化记忆体及其制造方法
【技术领域】
[0001 ]本发明是有关于一种相变化记忆体及其制造方法。
【背景技术】
[0002]计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包括加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提供更高的写入速度及更好的可靠度一直是记忆体制造商努力的目标。
【发明内容】
[0003]本发明的一方面是提供一种相变化记忆体的制造方法，此方法能够形成更小宽度的加热元件，并让相变化元件更快速地发生晶相变化，而且能够有效的提高生产制程的良率。此方法包括以下的操作:(i)形成一第一导电接触结构贯穿一第一介电层；(ii)形成一图案化加热材料层覆盖第一导电接触结构的一顶面及一部分的第一介电层；(iii)形成一第二介电层覆盖图案化加热材料层；(iv)形成一第一凹口贯穿第二介电层及图案化加热材料层，其中第一凹口将图案化加热材料层断开而形成一第一加热元件以及一第二加热元件，且第一加热元件的一底面接触第一导电接触结构的顶面；以及(V)形成一相变化元件于第一凹口中且相变化元件接触第一加热元件的一边缘及第二加热元件的一边缘。
[0004]在某些实施方式中，上述方法可进一步包括以下操作:(vi)形成一第三介电层覆盖相变化元件及第二介电层；(vii)形成一第二凹口贯穿第三介电层及第二介电层以暴露出第二加热元件的一部分；以及(viii)形成一第二导电接触结构于第二凹口中以及第三介电层上，其中第二导电接触结构的一底面接触第二加热元件的所述部分。
[0005]在某些实施方式中，上述第一凹口进一步延伸至第一介电层中。
[0006]在某些实施方式中，在形成第一凹口之后，还包括:蚀刻第一凹口内的第一介电层的一侧壁以及第二介电层的一侧壁，使第一加热元件的边缘凸出第一介电层的侧壁以及第二介电层的侧壁。
[0007]在某些实施方式中，第一加热元件的边缘凸出第一介电层的侧壁或第二介电层的侧壁的长度约为第一加热元件的厚度的1/5至1/20、1/5至1/15、1/8至1/15、或1/10至1/12。
[0008]在某些实施方式中，上述操作(ii)形成图案化加热材料层的操作包括以下步骤:(a)形成一加热材料层于第一导电接触结构及第一介电层上；(b)形成一图案化遮罩于加热材料层上；(c)蚀刻加热材料层，而将图案化遮罩的一图案移转至加热材料层，以形成一图案化加热材料层；以及(d)移除图案化遮罩。
[0009]在某些实施方式中，于形成该图案化加热材料层的操作中，上述图案化加热材料层具有一矩形的上视图案。在某些实施方式中，于形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部以及一颈部桥接第一宽部与第二宽部，且第一宽部的宽度及第二宽部的宽度大于窄部的宽度;且其中形成第一凹口的操作包含移除颈部的一部分，而断开图案化加热材料层。在某些实施方式中，于形成该图案化加热材料层的操作中，图案化加热材料层包括一第一宽部、一第二宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部桥接第一宽部与第二宽部，第一宽部的宽度及第二宽部的宽度大于第一窄部的宽度以及第二窄部的宽度;且其中形成第一凹口的操作包含移除第一窄部的一部分及第二窄部的一部分，而断开该图案化加热材料层。
[0010]在某些实施方式中，上述图案化加热材料层包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。上述电阻率差值可为3倍至80倍、3倍至70倍、3倍至60倍、3倍至50倍、3倍至40倍、3倍至30倍、3倍至20倍、或3倍至10倍。
[0011]本发明的另一方面是提供一种相变化记忆体，此相变化记忆体包括一第一导电接触结构、一第一加热元件、一第二加热元件、一相变化元件以及一第二导电接触结构。第一加热元件位于第一导电接触结构的一顶面上，且从顶面横向延伸至超越顶面的一位置。第二加热元件在与位置实质上相同的一高度上横向延伸，且第二加热元件与第一加热元件间隔一间距。相变化元件配置于第一加热元件与第二加热元件之间的间距。相变化元件包含一第一侧壁以及一第二侧壁，分别接触第一加热元件的一边缘及第二加热元件的一边缘。第二导电接触结构接触且配置于第二加热元件上。
[0012]在某些实施方式中，第一加热元件及第二加热元件各自具有一矩形的上视图案。
[0013]在某些实施方式中，第一加热元件包含一宽部以及一窄部，宽部及窄部在上述高度上横向延伸，且宽部的一宽度大于窄部的一宽度，其中宽部位于第一导电接触结构的顶面上，窄部从宽部延伸到相变化元件的第一侧壁。
[0014]在某些实施方式中，第一加热元件包含一宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部从宽部延伸到相变化元件的第一侧壁。
[0015]在某些实施方式中，第一加热元件的一厚度为2至40nm。
[0016]在某些实施方式中，第一加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0017]在某些实施方式中，上述电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0018]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁。
[0019]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁的一长度为第一加热元件的一厚度的1/5至1/20。
[0020]根据本发明的另外某些实施方式，一种相变化记忆体包括一第一导电接触结构、一加热元件、一相变化元件以及一第二导电接触结构。加热元件包含一宽部以及一第一窄部，其中宽部位于第一导电接触结构的一顶面上，第一窄部从宽部横向延伸出顶面，且宽部的一宽度大于第一窄部的一宽度。相变化元件包含一侧壁，此侧壁实体接触加热元件的第一窄部。第二导电接触结构配置于相变化元件上，且接触相变化元件的一顶面。
[0021]在某些实施方式中，加热元件还包含一第二窄部，第二窄部由宽部横向延伸至相变化元件的侧壁，其中第二窄部的一宽度实质上等于第一窄部的宽度。
[0022]在某些实施方式中，第二窄部实质上平行第一窄部，且第二窄部的一长度实质上等于第一窄部的一长度。
[0023]在某些实施方式中，加热元件的一厚度为2至40nm。
[0024]在某些实施方式中，加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0025]在某些实施方式中，电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0026]在某些实施方式中，加热元件的第一窄部的一端嵌入相变化元件的侧壁。
[0027]在某些实施方式中，第一窄部的端嵌入相变化元件的侧壁的一长度为加热元件的一厚度的1/5至1/20。
【附图说明】
[0028]图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法的流程图；
[0029]图1B绘示本发明某些实施方式的制造相变化记忆体的方法的其他操作的流程图；
[0030]图1C绘示实现图1A中操作20的步骤流程图；
[0031]图2厶、3八、4厶、5厶、6厶、78、8厶、9厶、1(^、108、12、13、16厶及17八绘示本发明各种实施方式在不同制程阶段的上视图；
[0032]图28、38、48、58、68、7厶、88、98、10(:、11厶、118、14厶、15厶及168绘示本发明各种实施方式在不同制程阶段中沿线段A-A’的剖面示意图；
[0033]图14B、15B及17B绘示本发明各种实施方式在不同制程阶段中沿线段B-B’的剖面示意图；
[0034]图14C绘示图14B中的区域C的局部放大图。
【具体实施方式】
[0035]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
[0036]在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
[0037]在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包括其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
[0038]本发明的各种实施方式是提供一种制造相变化记忆体的方法。图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法1的流程图。方法1包括操作10、操作20、操作
30、操作40以及操作50。
[0039]虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是