形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置的制造方法

形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置的制造方法
【专利说明】形成具有经改善的平坦化均匀性的半导体装置与结构的方法及所得的结构与半导体装置
[0001 ] 优先权主张
[0002]本申请案主张2013年9月26日申请的“形成具有经改善平坦化均匀性的半导体装置与结构的方法及其所得结构与半导体装置(METHODS OF FORMING SEMICONDUCTORDEVICES AND STRUCTURES WITH IMPROVED PLANARIZAT1N UNIFORMITY,AND RESULTINGSTRUCTURES AND SEMICONDUCTOR DEVICES)” 的第 14/038，164号美国专利申请案的申请日期的权益。
技术领域
[0003]本发明的实施例涉及形成具有经改善平坦化均匀性的包含外围区域及阵列区域的半导体装置的方法，以及通过此类方法形成的半导体装置及结构。
【背景技术】
[0004]许多半导体装置包含具有相对较大的外围特征(例如，控制电路)的外围区域及具有相对较小的阵列特征(例如，存储器单元)的阵列区域。在此类半导体装置的制造期间，通常例如通过执行呈化学机械平坦化(CMP)操作的形式的研磨平坦化操作而同时平坦化外围区域及阵列区域两者。例如，在形成相变存储器(PCM)装置中，在阵列区域中形成阵列特征，此后从外围区域移除用于形成阵列特征的材料(例如，单元材料)。在外围区域中形成填充物材料，且通过单一 CMP操作平坦化外围区域及阵列区域两者以为形成一些外围特征作准备。
[0005]归因于在CMP操作之前外围区域中的填充物材料的厚度的非均匀性、阵列区域及外围区域的厚度的非均匀性，存在CMP操作移除阵列区域中的太多材料或太少材料的显著风险。例如，移除阵列区域中的太多材料可损害阵列特征，从而导致存储器单元材料的污染，且引起性能故障。另外，移除阵列区域中的太多材料可导致阵列特征之间的非所需电短路，其也引起性能故障。类似缺陷及故障可为移除阵列区域中的太少材料的结果。因此，期望改善在半导体装置制造中的平坦化均匀性。
【附图说明】
[0006]图1说明根据本发明的实施例的包含外围区域及阵列区域的半导体装置的平面视图。
[0007]图2A到16C说明根据本发明的实施例的形成半导体装置的方法。
[0008]图2A到2C说明根据本发明的实施例的半导体装置结构的横截面视图，包含半导体装置结构的外围区域的横截面视图(图2A)、通过线B-B在第一方向(S卩，X方向)上获取的半导体装置结构的阵列区域的横截面视图(图2B)及通过线C-C在正交于所述第一方向的第二方向(即，y方向)上获取的阵列区域的横截面视图(图2C)。图3A到16C中的每一者也说明类似的对应横截面视图。
[0009]图3A到3C说明在导电接触件上方已形成加热元件之后图2A到2C的半导体装置结构的横截面视图。
[0010]图4A到4C说明在结构上方已形成存储器单元材料及单元接触材料之后图3A到3C的半导体装置结构的横截面视图。
[0011 ]图5A到5C说明在已从外围区域移除存储器单元材料、单元接触材料及加热元件隔离材料之后图4A到4C的半导体装置结构的横截面视图。
[0012]图6A到6C说明在结构上方已形成第一填充物材料之后图5A到5C的半导体装置结构的横截面视图。
[0013]图7A到7C说明在已从外围区域及阵列区域移除填充物材料的部分之后图6A到6C的半导体装置结构的横截面视图。
[0014]图8A到SC说明在已从阵列区域移除化学机械平坦化(CMP)停止材料之后图7A到7C的半导体装置结构的横截面视图。
[0015]图9A到9C说明在已选择性地移除材料以形成在X方向上延伸的第一阵列沟槽之后图8A到SC的半导体装置结构的横截面视图。
[0016]图1OA到1C说明在第一阵列沟槽中已形成第二间隔物材料及第二填充物材料之后图9A到9C的半导体装置结构的横截面视图。
[0017]图1lA到IlC说明在已形成外围导电接触件之后图1OA到1C的半导体装置结构的横截面视图。
[0018]图12A到12C说明在结构上方已形成导电垫材料之后图1lA到IlC的半导体装置结构的横截面视图。
[0019]图13A到13C说明在已选择性地移除材料以形成在y方向上延伸的第二阵列沟槽且形成外围沟槽之后图12A到12C的半导体装置结构的横截面视图。
[0020]图14A到14C说明在第二阵列沟槽及外围沟槽中已形成第二间隔物材料及第三填充物材料之后图13A到13C的半导体装置结构的横截面视图。
[0021]图15A到15C说明在结构上方已形成阻挡材料及上接触件隔离材料之后图14A到14C的半导体装置结构的横截面视图。
[0022]图16A到16C说明在已形成上导电接触件之后图15A到15C的半导体装置结构的横截面视图。
【具体实施方式】
[0023]以下描述提供例如材料类型、处理技术及处理条件的具体细节以提供对本发明的实施例的全面描述。然而，所属领域一般技术人员将了解，可在不采用此类具体细节的情况下或在采用本发明中未详细描述的额外技术及过程的情况下实践本发明的实施例。实际上，可结合业界所采用的常规制造技术实践本发明的实施例。
[0024]在以下详细描述中，参考形成本发明的部分且其中通过说明展示其中可实践本发明的特定实例实施例的附图。足够详细描述此类实施例以使所属领域一般技术人员能够实践本发明。然而，可利用其它实施例，且可做出结构、材料及过程的改变而不脱离本发明的范围。本文中呈现的说明并不打算是任何特定方法、系统、装置或结构的实际视图，而仅仅是经采用以描述本发明的实施例的理想化表示。本文中呈现的图式不必按比例绘制。为了方便读者，各种图式中的类似结构或组件可保留相同或类似编号，然而，编号的类似性并不意味着所述结构或组件在大小、组合物、配置或任何其它性质方面必须相同。
[0025]除非另外指定，否则可通过包含(但不限于)以下各项的任何适合技术形成本文中描述的材料:旋涂、毯覆式涂布、化学气相沉积(CVD)、等离子体增强型CVD、原子层沉积(ALD)、等离子体增强型ALD或物理气相沉积(PVD)。取决于待形成的特定材料及结构，可通过所属领域一般技术人员选择用于沉积、生长或以其它方式形成材料的技术。虽然本文中描述且说明的材料可形成为层，但是材料不限于此且可以其它三维配置形成。
[0026]如本文中所使用，关于给定参数、性质或条件的术语“大体上”是指且包含所属领域一般技术人员将了解给定参数、性质或条件满足小变化度(例如在可接受的制造容限内)的程度。通过实例，取决于大体上满足的特定参数、性质或条件，可至少90%满足、至少95%满足或甚至至少99%满足参数、性质或条件。
[0027]如本文中所使用，词组“半导体装置结构”是指且包含用于形成半导体装置且可以或可不以其最终形式存在于半导体装置中的结构、装置或系统。例如，半导体装置结构可为在形成半导体装置或系统中所存在的中间结构或包括半导体装置或系统的至少部分的最终结构。“半导体装置结构”涵盖用于存储器、逻辑、太阳能电池、发光二极管(LED)、处理器、成像装置及可包含或可不包含一或多种半导体材料的其它装置及系统的结构。
[0028]如本文中所使用，例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“下伏”、“上”、“下”等的任何关系术语是用于清楚及方便地理解本发明及附图且并不意味或取决于任何特定偏好、定向或顺序，除非上下文另有清楚指示。
[0029]如本文中所使用，词组“耦合到”是指元件彼此操作地连接，例如通过直接欧姆连接或通过间接连接(例如，经由另一元件)电连接。
[0030]揭示半导体装置(例如，电阻性随机存取存储器(RRAM)装置、相变存储器(PCM)装置、导电桥接存储器装置、磁阻性随机存取存储器(MRAM)装置、NAND快闪存储器装置、动态随机存取存储器(DRAM)装置)及包含阵列区域(其具有相对紧密堆积且较小的特征)及外围区域(其包含相对较不紧密堆积且较大的特征)的结构以及形成此类装置及结构的方法。本发明的半导体装置可包含外围接触件上方的导电垫。导电垫可提供用于对准上接触件的大于外围接触件本身的表面积。另外，导电垫可通过减小在平坦化操作期间移除太少或太多材料的可能性而在半导体装置的制造期间改善半导体装置结构的平坦化。
[0031]本发明的方法可包含在完全界定阵列区域中的存储器单元之前从外围区域上方移除存储器单元材料。可在外围区域中形成外围接触件，且可在外围接触件上方及阵列区域中的存储器单元上方形成导电垫材料。可由外围区域中的导电垫材料形成导电垫，且可在形成导电垫之后平坦化结构。导电垫可提供用于平坦化操作的经改善控制的足够表面积。另外，导电垫可具有相对大于外围接触件的上表面积以用于经改善的容限及经增加的电接触区域。
[0032]虽然本文中通过实例描述的半导体装置及结构可具体参考PCM装置，但是本发明并未如此受限制且可应用于其它半导体及存储器装置。例如，本发明的实施例可实施于RRAM装置、MRAM装置、导电桥接存储器装置、NAND快闪存储器装置、DRAM装置或可得益于经改善的平坦化及本发明中描述的替代结构的任何半导体装置或系统中。
[0033]图1说明包含外围区域102及阵列区域104的半导体装置结构100的平面视图。半导体装置结构100可为同时形成于半导体衬底上的多个芯片(例如，裸片)中的单一芯片(例如，裸片)。
[0034]外围区域102可邻近阵列区域104。在一些实施例中，当以图1的角度观看时，外围区域102可邻近阵列区域104且在阵列区域104下方。然而，在其它实施例中，外围区域102可在阵列区域104的左边、右边或上方。在进一步实施例中，外围区域102可定位于阵列区域104的一个以上侧(S卩，两侧、三侧或全部四侧)上。因此，本发明的半导体装置结构100不限于图1中展示的特定实例布局。
[0035]为了此描述的目的，可将第一方向定义为当以图1的角度观看时的左到右方向。第一