电容的制作方法、电容和电容组件的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言，涉及一种电容的制作方法、一种电容和一种电容组件。
【背景技术】
[0002]在相关半导体技术中，金属-氧化物-半导体场效应管(Metal OxideSemiconductor,简称MOS管)作为重要的电容器件被广泛用于各种集成电路中，但是，如图1所示，当MOS管在受到正电压载荷时，传统的MOS管的基本结构包括:P阱区1，N阱区2，场氧化层3,栅氧化层4, N型重掺杂区5,多晶娃层6,隔离层8,金属层9。
[0003]如图2所示，当MOS管在受到较大的负电压载荷时，其栅氧化层4会由于空穴的吸附作用而产生反型层10效应，相应产生的反型层10作为栅氧化层4的串联电容，直接导致了 MOS管电容值的减小，进而导致MOS管在交流信号环境下应用时，其电容值是变化的，这种变化会进一步导致集成电路中电流的变化，这是IC(Integrated Circuit，集成电路)的设计者所不希望产生的效果。
[0004]如图7所示，为相关技术中MOS管的1-V特性曲线图。
[0005]因此，如何设计电容的制作方法和结构以实现在负高压下的电容值相对稳定成为亟待解决的技术问题。
【发明内容】
[0006]本发明正是基于上述技术问题至少之一，提出了一种新的在负高压下的电容值相对稳定的电容的制作方法以及电容组件的应用方案，通过在所述至少两个区域中的任一个形成P型重掺杂区，以及在所述至少两个区域中的另一个形成N型重掺杂区，减缓了在负高压下的反型层效应，进而实现了上述电容的电容值的相对稳定提升了电容组件的可靠性。
[0007]有鉴于此，本发明提出了一种电容的制作方法，包括:在形成的P阱区和N阱区的硅片基材上形成场氧化层；刻蚀去除所述N阱区的中心区域的上方的所述场氧化层；在所述N阱区的中心区域的上方形成图形化的栅氧化层和多晶硅层，其中，在所述栅氧化层与所述场氧化层之间、所述N阱区上方的区域形成至少两个待注入离子的区域；在所述至少两个区域中的任一个形成P型重掺杂区；在所述至少两个区域中的另一个形成N型重掺杂区；在形成所述N型重掺杂区和所述P型重掺杂区的硅片基材上形成隔离层；在所述隔离层上对应所述P型重掺杂区、N型重掺杂区和多晶硅区的上方形成金属接触孔；在所述金属接触孔上方形成金属层并对所述金属层进行图形化处理以形成P电极、N电极以及多晶硅电极。
[0008]在该技术方案中，通过在所述至少两个区域中的任一个形成P型重掺杂区，以及在所述至少两个区域中的另一个形成N型重掺杂区，减缓了在负高压下的反型层效应，进而实现了上述电容的电容值的相对稳定，但是，由于耗尽层的存在，仍然不可避免的导致电容变小，其中，电容包括P型MOS电容和N型MOS电容，均可保证在负高压时，电容值的相对稳定，提升了电容组件的可靠性。
[0009]在上述技术方案中，优选地，所述场氧化层的厚度为1000埃至6000埃。
[0010]在该技术方案中，通过场氧化层的厚度为1000埃至6000埃，保证了金属层和阱区的有效隔尚。
[0011]在上述技术方案中，优选地，所述栅氧化层的厚度处于100埃至1000埃之间。
[0012]在该技术方案中，通过形成栅氧化层，完成了电容的核心结构的制作，其厚度设置是根据集成电路的应用需要而灵活设计的。
[0013]在上述技术方案中，优选地，所述多晶硅层的厚度处于2000埃至3000埃之间。
[0014]在上述技术方案中，优选地，所述隔离层的厚度处于5000埃至10000埃之间。
[0015]在上述技术方案中，优选地，所述金属层包括铝铜合金层。
[0016]在上述技术方案中，优选地，所述铝铜合金层的厚度为3000埃至15000埃。
[0017]在上述技术方案中，优选地，所述场氧化层的形成方法包括热氧化工艺。
[0018]在该技术方案中，通过热氧化工艺形成场氧化层，并由于场氧化层的结构致密，进一步保证了金属层和阱区的有效隔离。
[0019]根据本发明的另一方面，还提出了一种电容，采用如上述任一项技术方案所述的电容的制备方法制备而成。
[0020]在该技术方案中，通过上述电容的制备而成的电容的电容值在负高压时相对稳定，避免了交流应用时的电流波动产生。
[0021]根据本发明的第三方面，还提出了一种电容组件，包括:采用如上述任一项技术方案所述的电容的制备方法制备而成的电容；至少两个所述电容中的中任一个作为第一电容，至少两个所述电容中的中另一个作为第二电容，所述第一电容的多晶硅电极与所述第二电容的P型电极以及所述第二电容的N型电极相连接；以及所述第二电容的多晶硅电极与所述第一电容的P型电极以及所述第一电容的N型电极相连接。
[0022]在该技术方案中，通过将上述两种电容采用上述方法进行环形连接，保证了电容组件的电容值相对稳定，提升了电容组件的可靠性，减小了电容组件的电流波动幅度。
[0023]通过以上技术方案，通过在所述至少两个区域中的任一个形成P型重掺杂区，以及在所述至少两个区域中的另一个形成N型重掺杂区，减缓了在负高压下的反型层效应，进而实现了上述电容的电容值的相对稳定，提升了电容组件的可靠性。
【附图说明】
[0024]图1示出了相关技术中，在正高压负载下的电容的结构的示意图；
[0025]图2示出了相关技术中，在负高压负载下的电容的结构的示意图；
[0026]图3示出了根据本发明的一个实施例的电容的制作方法的示意流程图；
[0027]图4示出根据本发明的一个实施例的在正高压负载下的电容的结构的示意图；
[0028]图5示出根据本发明的一个实施例的在负高压负载下的电容的结构的示意图；
[0029]图6示出了根据本发明的一个实施例的电容组件的示意图；
[0030]图7示出了相关技术中MOS管的1-V特性曲线图；
[0031]图8示出了根据本发明的一个实施例的电容加工方法制备而成的MOS管的1-V特性曲线图；
[0032]图9示出了根据本发明的另一个实施例的电容加工方法制备而成的MOS管的1-V特性曲线图；
[0033]图10示出了根据本发明的另一个实施例的电容组件的示意图；
[0034]图11示出了根据本发明的另一个实施例的电容组件的1-V特性曲线图。
【具体实施方式】
[0035]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0036]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0037]图3示出了根据本发明的一个实施例的电容的制作方法的示意流程图。
[0038]如图3所述，根据本发明的一个实施例的电容的制作方法，包括:步骤302，在形成的P阱区和N阱区的硅片基材上形成场氧化层；步骤304，刻蚀去除所述N阱区的中心区域的上方的所述场氧化层；步骤306，在所述N阱区的中心区域的上方形成图形化的栅氧化层和多晶硅层，其中，在所述栅氧化层与所述场氧化层之间、所述N阱区上方的区域形成至少两个待注入离子的区域；步骤308，在所述至少两个区域中的任一个形成P型重掺杂区；步骤310，在所述至少两个区域中的另一个形成N型重掺杂区；步骤312，在形成所述N型重掺杂区和所述P型重掺杂区的硅片基材上形成隔离层；步骤314，在所述隔离层上对应所述P型重掺杂区、N型重掺杂区和多晶硅区的上方形成金属接触孔；步骤316，在所述金属接触孔上方形成金属层并对所述金属层进行图形化处理以形成P电极、N电极以及多晶硅电极。
[0039]在该技术方案中，