超结器件的制作方法和超结器件的制作方法
【专利摘要】本发明提供了一种超结器件制作方法和超结器件，其中超结器件制作方法包括：在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层中形成至少一个第二导电类型的深柱区，在所述外延层的表层形成第一导电类型的第一浅层区，在所述外延层的表层形成第二导电类型的第二浅层区层，所述第一浅层区和所述第二浅层区相邻，在所述外延层上形成氧化层。本发明的超结器件制作方法和超结器件通过在氧化层与分压结构之间形成有第二导电类型的离子浅层注入区，提高了分压结构表面的第二导电类型的离子浓度，减小了氧化层中正电荷在表面形成的电子积累形成的电场尖峰，提高了超结器件的击穿电压。
【专利说明】
超结器件的制作方法和超结器件
技术领域
[0001] 本发明涉及一种半导体器件技术，特别是涉及超结器件的制作方法和超结器件。
【背景技术】
[0002] 超结器件是一种用途广泛的功率器件，超结器件是利用复合缓冲层里面交替的N 柱和P柱进行电荷补充，使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分 布，从而达到提高击穿电压并降低导通电阻的目的。
[0003] 为了增加超结器件的击穿电压，通常需要在器件的边缘设计分压结构，从而减小 有源区边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力。图1为现有技术 中带有分压结构的超结器件的结构示意图，该超结器件包括：衬底11、N型外延层22、P型 柱区33、N型注入区44以及氧化层55。
[0004] 但现有技术中，氧化层55的表面正电荷会吸引硅晶片11表面的负电荷，从而对超 结器件的表面电势产生影响，使击穿电压降低。
【发明内容】
[0005] 本发明的目的是提供一种超结器件，用以解决现有技术中超结器件分压结构击穿 电压低的问题。
[0006] 本发明一方面提供了一种超结器件制作方法，包括：在第一导电类型的衬底上形 成第一导电类型的外延层；在所述外延层中形成至少一个第二导电类型的深柱区；在所述 外延层的表层形成第一导电类型的第一浅层区；在所述外延层的表层形成第二导电类型的 第二浅层区层，所述第一浅层区和所述第二浅层区相邻；在所述外延层上形成氧化层。 [0007] 本发明的另一方面提供一种超结器件，包括：第一导电类型的衬底；所述衬底上 的第一导电类型的外延层；所述外延层中的至少一个第二导电类型的深柱区；所述外延层 表层的第一导电类型的第一浅层区；所述外延层的表层的第二导电类型的第二浅层区层， 所述第一浅层区和所述第二浅层区相邻；所述第一浅层区和所述第二浅层区表层的氧化 层。
[0008] 本发明提供的超结器件的制作方法和超结器件，通过衬底、外延层以及深柱区构 成了分压结构，通过在氧化层与分压结构之间形成有第二导电类型的离子浅层注入区，提 高了分压结构表面的第二导电类型的离子浓度，减小了氧化层中电荷在表面形成的电子积 累形成的电场尖峰，提高了超结器件的击穿电压。
【附图说明】
[0009] 图1为现有技术中带有分压结构的超结器件的结构示意图；
[0010] 图2为本发明实施例一的超结器件的剖面结构示意图；
[0011] 图3A-3G为本发明实施例二提供的制作超结器件的各步骤的剖面结构示意图；
[0012] 图4为本发明实施例三提供的超结器件的剖面结构示意图；
[0013] 图5为本发明实施例三提供的超结器件的结构的俯视示意图。
【具体实施方式】
[0014] 实施例一
[0015] 本实施例提供一种超结器件的制作方法，如图2所示，图2为本发明实施例一提供 的超结器件的制作方法的流程图，该超结器件的制作方法，包括：
[0016] 步骤201，在第一导电类型的衬底上形成第一导电类型的外延层。
[0017] 步骤202,在外延层中形成至少一个第二导电类型的深柱区。
[0018] 步骤203,在外延层的表层形成第一导电类型的第一浅层区。
[0019] 步骤204,在外延层的表层形成第二导电类型的第二浅层区层，其中，第一浅层区 和第二浅层区相邻。
[0020] 步骤205,在第一浅层区和第二浅层区表层形成氧化层。
[0021] 具体地，可以通过热氧化的方式在第一浅层区和第二浅层区的表层形成氧化层， 可替换的，也可以采用化学气相沉积的方式形成氧化层。
[0022] 本实施例的超结器件的制作方法中，衬底、外延层以及深柱区构成了分压结构，通 过在氧化层与分压结构之间形成有第二导电类型的第二浅层区，提高了分压结构表面的第 二导电类型的离子浓度，减小了氧化层中电荷在表面形成的电子积累形成的电场尖峰，提 高了超结器件的击穿电压。
[0023] 实施例二
[0024] 如图3A至3G所示，图3A-3G为制作超结器件的各步骤的剖面结构示意图。
[0025] 如图3A所示，在第一导电类型的衬底1上形成第一导电类型的外延层2。
[0026] 具体的，衬底1为硅衬底，硅衬底中掺杂有杂质，杂质可以为锑或砷，当然也可以 掺杂其他相同导电类型的杂质。外延层2是通过化学气相沉积形成在衬底1上的。
[0027] 进一步的，如图3B所示，深柱区3在外延层2中通过离子注入形成。可替换的，如 图3C所示，深柱区3还可以通过在外延层2上刻蚀通孔20,进一步利用化学气相沉积填充 通孔20形成深柱区3。
[0028] 深柱区3、外延层2以及衬底1构成了超结器件的分压结构，在形成外延层2和深 柱区3后，需要进行高温退火，以消除离子注入损伤，激活注入离子。具体可以分别对外延 层2和深柱区3进行高温退火，也可以在形成深柱区3之后再进行高温退火。退火的温度 在300° -2000°，保温退火10-60分钟，退火的温度和时间可以根据超结器件的产品要求 进行更改。
[0029] 需要说明的是，在利用化学气相沉积的方式形成深柱区3时，形成外延层2和深柱 区3的先后顺序并不加以限定，也可以先形成深柱区3后再形成外延层2。
[0030] 进一步的，如图3D所示，以光刻胶作为掩膜，在光刻胶的保护下在外延层2的表层 进行刻蚀，形成刻蚀区域40,如图3E所示，在刻蚀形成的区域40内形成第一导电类型的第 一浅层区4,进一步的，如图3F所示，以光刻胶作为掩膜，继续形成第二浅层区5,当然，形成 第一浅层区4和第二浅层区5的顺序不加以限定，并且，形成第一浅层区4和第二浅层区5 可以使用同一块光刻板，也可以使用不同的光刻板，在此并不加以限定。其中，深柱区3的 刻蚀深度要比第一浅层区4和第二浅层区5的刻蚀深度深，可选的，深柱区3的底部与衬底 1接触，第一浅层区4和第二浅层区5的厚度可以不等，优选的，第一浅层区4和第二浅层 区5的厚度相等，例如可以均为3000Λ，此时可以有较为优良的分压效果。当然，可以替换 的，形成第一浅层区4和第二浅层区5也可以采用离子注入的方式。
[0031] 如图3G所示，可以在第一浅层区4和第二浅层区5表层进行化学气相沉积，形成 氧化层6。当然，也可以采用热氧化的方式，对第一浅层区4和第二浅层区5表层进行氧化 加热，形成氧化层6。
[0032] 本实施例提供的超结器件的制作方法，通过在氧化层6与分压结构之间形成有第 二导电类型的第二浅层区5,提高了分压结构表面的第二导电类型的离子浓度，减小了氧化 层6中电荷在表面形成的电子积累形成的电场尖峰，提高了超结器件的击穿电压。
[0033] 实施例三
[0034] 图4为本发明实施例三提供的超结器件的剖面结构示意图，本实施例提供的超结 器件的制作方法是在上述实施例的基础上，对上述实施例的进一步补充说明，如图4所示， 在外延层2中形成多个深柱区3,且多个深柱区3的间距自靠近第一浅层区4的外延层的 一端向另外一端逐渐减小。优选的，多个深柱区3的数量大于或者等于3个，多个深柱区3 之间的间距随器件设计电压和深柱区3的宽度可以进行调整，一般而言，多个深柱区3之间 的间距要大于或者等于深柱区3宽度的2倍，以超结器件具有5个深柱区为例，若深柱区3 的宽度为3微米，则多个深柱区3之间的间距自靠近第一浅层区4的外延层的一端向另外 一端的间距分别为6微米、12微米、30微米、72微米。
[0035] 由于外加于超结器件的外加电场的分布是渐变的，因此，多个深柱区3的间距自 靠近第一浅层区4的外延层一端向另外一端逐渐减小，使得超结器件内部形成均匀分布的 电场，从而提高了超结器件的击穿电压。
[0036] 可替换的，可以如图3G所示，多个深柱区3为均匀分布，但多个深柱区3掺杂的第 一导电类型的离子浓度自靠近第一浅层区4的外延层的一端向另外一端逐渐增大，同样也 能起到提高超结器件击穿电压的作用。
[0037] 进一步的，可选的，在形成第一浅层区4和第二浅层区5时，二者之间可以有间隙， 较优的，第一浅层区4和第二浅层区5之间不存在间隙，深柱区3的宽度小于第一浅层区4 的宽度，深柱区3的宽度小于第二浅层区5的宽度，这样可以使第二浅层区5将多个深柱区 3覆盖，并且也从另外一个方面约束了多个深柱区3之间的间距不能过小，从而更好的消除 氧化层6表面累积的电荷对分压结构产生影响，使得超结器件的击穿电压增大。
[0038] 此外，由于第一导电类型的第一浅层区4将第二导电类型的深柱区3覆盖后，会降 低第二导电类型的表面离子浓度，优选的，第一浅层区4不将深柱区3覆盖。从而提高了深 柱区3表面的离子浓度，提高了击穿电压。
[0039] 这里需要特别说明的是，在现有技术中，如图1所示，在形成深柱区3之后会进行 多次热过程，导致器件表面的离子浓度降低，从而影响超结器件表面的击穿强度，本实施例 中在外延层2上形成氧化层6包括：在未进行退火工艺的第一浅层区4和第二浅层区5上 形成氧化层6,即本实施例中的第一浅层区4和第二浅层区5均未进行退火工艺。也就是 说，本实施例由于在超结器件的表面采用浅层注入或者化学气相沉积的方式制作第一浅层 区4和第二浅层区5,即在超结器件的表面形成有浅结深的PN结，无需进行热处理即可满足 超结器件表面的离子浓度的扩散，因此能够消除现有技术中多次热过程带来的超结器件表 面离子浓度降低，导致超结器件击穿电压降低的问题。
[0040] 在上述实施例的基础上，本实施例提供的的超结器件制作方法，其中，第一导电类 型为P型，第二导电类型为N型，或者，可替换的，第一导电类型为N型，第二导电类型为P 型，即第一导电类型和第二导电类型为相反的导电类型。在外延层2中形成深柱区3后，超 结器件形成相互交替的第一导电类型的外延层2和第二导电类型的深柱区3,相反导电类 型的外延层2和深柱区2相互耗尽，形成均匀的电势分布，从而达到提高击穿电压并降低导 通电阻的目的。
[0041] 在上述实施例的基础上，本实施例提供的超结器件制作方法中，具体的，如图5所 示，图5为本发明实施例三提供的超结器件的结构的俯视示意图，在外延层2的表层形成第 一导电类型的第一浅层区4包括：在外延层2的表层形成环状的第一导电类型的第一浅层 区4,第一浅层区4的作用是截断外延层2表面的表面电流，以防止异常情况下出现漏电。
[0042] 进一步的，在外延层2的表层形成第二导电类型的第二浅层区层5包括：在外延层 2的表层且在第一浅层区4的内侧形成环状的第二导电类型的第二浅层区5,其中，衬底1、 深柱区3、外延层2共同构成了分压结构，当超结器件外加电场时，对整个器件起到分压的 作用。
[0043] 为了便于理解最后制作超结器件的完整工艺，本实施例提供的超结器件制作方法 还包括：分别在衬底1上形成环状的有源区7和环状的划片道8,划片道8即为超结器件制 作完成后刀片进行切割的位置。其中，有源区7位于第一浅层区4的内侧，划片道8位于第 二浅层区5的外侧。并且，深柱区3的间距自有源区7向划片道8逐渐增大，从而可以逐渐 降低电压，起到分压的作用。
[0044] 本发明上述实施例所提供的超结器件的制作方法，在形成第一浅层区4和第二浅 层区5之后，均不进行退火工艺，因此能够消除多次热过程带来的器件表面第二导电类型 离子浓度降低，导致超结器件击穿电压降低的问题，同时，通过调整多个深柱区3之间的间 隔距离，能够使超结器件内部形成均匀的电势分布，进一步的提高了超结器件的击穿电压。 [00 45] 实施例四
[0046] 本实施例提供一种超结器件，该超结器件可以按照上述实施例中的超结器件制作 方法进行制造。其中，如图3G所示，该超结器件包括：第一导电类型的衬底1，衬底1上的 第一导电类型的外延层2,外延层2中的至少一个第二导电类型的深柱区3,外延层2表层 的第一导电类型的第一浅层区4,外延层2的表层的第二导电类型的第二浅层区层5,第一 浅层区4和所述第二浅层区5表层的氧化层6。
[0047] 具体的，衬底1为硅衬底，硅衬底中掺杂有杂质，杂质可以为锑或砷，当然也可以 掺杂其他相同导电类型的杂质。第一浅层区4和第二浅层区5相邻。
[0048] 其中，衬底1、外延层2以及深柱区3构成了分压结构，通过在氧化层6与分压结 构之间形成有第二导电类型的浅层区5,提高了分压结构表面的第二导电类型的离子浓度， 减小了氧化层6中电荷在表面形成的电子积累形成的电场尖峰，提高了超结器件的击穿电 压。
[0049] 进一步的，外延层2中有多个深柱区3,优选的，多个深柱区3的数量大于或者等于 3个，且多个深柱区3的间距自靠近第一浅层区4的外延层2的一端向另外一端逐渐减小。 深柱区3的底部与衬底1接触，深柱区3的底部与衬底1的表面接触，多个深柱区3之间的 间距随器件设计电压和深柱区3的宽度可以进行调整，一般而言，多个深柱区3之间的间距 要大于或者等于深柱区3宽度的2倍，以超结器件具有5个深柱区为例，若深柱区3的宽度 为3微米，则多个深柱区3之间的间距自靠近第一浅层区4的外延层的一端向另外一端的 间距分别为6微米、12微米、30微米、72微米。
[0050] 可替换的，可以如图3G所示，多个深柱区3为均匀分布，但多个深柱区3掺杂的第 一导电类型的离子浓度自靠近第一浅层区4的外延层的一端向另外一端逐渐增大，同样也 能起到提高超结器件击穿电压的作用。
[0051] 进一步的，可选的，在形成第一浅层区4和第二浅层区5时，二者之间可以有间隙， 较优的，第一浅层区4和第二浅层区5之间不存在间隙，深柱区3的宽度小于第一浅层区4 的宽度，深柱区3的宽度小于第二浅层区5的宽度，这样可以使第二浅层区5将多个深柱区 3覆盖，并且也从另外一个方面约束了多个深柱区3之间的间距不能过小，从而更好的消除 氧化层6表面累积的电荷对分压结构产生影响，使得超结器件的击穿电压增大。
[0052] 此外，由于第一导电类型的第一浅层区4将第二导电类型的深柱区3覆盖后，会降 低第二导电类型的表面离子浓度，优选的，第一浅层区4不将深柱区3覆盖。从而提高了深 柱区3表面的离子浓度，提高了击穿电压。
[0053] 由于外加于超结器件的外加电场的分布是渐变的，因此，多个深柱区3的间距自 靠近第一浅层区4的外延层2 -端向另外一端逐渐减小，可以使得超结器件内部形成均匀 分布的电场，从而提高了超结器件的击穿电压。
[0054] 这里需要特别说明的是，在现有技术中，在形成深柱区3之后会进行多次热过程， 导致深柱区3表面的第二导电类型的离子浓度降低，从而影响超结器件表面的击穿强度。 而本实施例中，第一浅层区4具体为未进行退火工艺的第一浅层区，第二浅层区5具体为未 进行退火工艺的第二浅层区。由于在超结器件的表面采用浅层注入或者化学气相沉积的方 式制作第一浅层区4和第二浅层区5,即在超结器件的表面形成有浅结深的PN结，无需进行 热处理即可满足超结器件表面的离子浓度的扩散，因此能够消除现有技术中多次热过程带 来的超结器件表面离子浓度降低，导致超结器件击穿电压降低的问题。
[0055] 本实施例提供的超结器件，其中，第一导电类型为P型，第二导电类型为N型，或者 第一导电类型为N型，第二导电类型为P型。即第一导电类型和第二导电类型为相反的导 电类型。在外延层2中形成深柱区3后，超结器件形成相互交替的第一导电类型的外延层 2和第二导电类型的深柱区3,相反导电类型的外延层2和深柱区2相互耗尽，形成均匀的 电势分布，从而达到提高击穿电压并降低导通电阻的目的。
[0056] 在上述实施例的基础上，本实施例提供的超结器件，如图5所示，在外延层2的表 层的第一导电类型的第一浅层区4为环状，第一浅层区4的作用是截断外延层2表面的表 面电流，以防止异常情况下出现漏电。
[0057] 进一步的，在外延层2的表层且在所述第一浅层区4的内侧的第二导电类型的第 二浅层区5也为环状。其中，衬底1、深柱区3、外延层2共同构成了分压结构，当超结器件 外加电场时，对整个器件起到分压的作用。
[0058] 为了便于理解最后制作超结器件的完整工艺，本实施例提供的超结器件超结器件 还包括：在衬底1上环状的有源区7和环状的划片道8,划片道8即为超结器件制作完成后 刀片进行切割的位置，其中，有源区7位于第一浅层区4的内侧，划片道7位于第二浅层区5 的外侧。并且，深柱区3的间距自有源区7向划片道8逐渐增大，从而可以逐渐降低电压， 起到分压的作用。
[0059] 本发明实施例所提供的超结器件，通过未进行退火工艺的第一浅层区4和未进行 退火工艺的第二浅层区5能够消除多次热过程超结器件表面第二导电类型离子浓度降低， 导致超结器件击穿电压降低的问题，同时，通过调整多个深柱区3之间的间隔距离，能够使 超结器件内部形成均匀的电势分布，进一步的提高了超结器件的击穿电压。
[0060] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
【主权项】
1. 一种超结器件的制作方法，其特征在于，包括： 在第一导电类型的衬底上形成第一导电类型的外延层； 在所述外延层中形成至少一个第二导电类型的深柱区； 在所述外延层的表层形成第一导电类型的第一浅层区； 在所述外延层的表层形成第二导电类型的第二浅层区层，所述第一浅层区和所述第二 浅层区相邻； 在所述第一浅层区和所述第二浅层区表层形成氧化层。2. 根据权利要求1所述的超结器件的制作方法，其特征在于，在所述外延层中形成多 个深柱区，且多个所述深柱区的间距自靠近所述第一浅层区的所述外延层的一端向另外一 端逐渐减小。3. 根据权利要求1所述的超结器件的制作方法，其特征在于，所述深柱区的底部与所 述衬底接触。4. 根据权利要求3所述的超结器件的制作方法，其特征在于，所述衬底为硅衬底。5. 根据权利要求1所述的超结器件的制作方法，其特征在于，所述第一导电类型为P 型，所述第二导电类型为N型，或者所述第一导电类型为N型，所述第二导电类型为P型。6. 根据权利要求1所述的超结器件的制作方法，其特征在于，所述深柱区的宽度小于 所述第一浅层区的宽度。7. 根据权利要求6所述的超结器件的制作方法，其特征在于，所述深柱区的宽度小于 所述第二浅层区的宽度。8. 根据权利要求1所述的超结器件的制作方法，其特征在于，所述在所述外延层上形 成氧化层包括： 在未进行退火工艺的所述第一浅层区和所述第二浅层区上形成所述氧化层。9. 根据权利要求1所述的超结器件的制作方法，其特征在于， 所述在所述外延层的表层形成第一导电类型的第一浅层区包括：在所述外延层的表层 形成环状的第一导电类型的第一浅层区； 所述在所述外延层的表层形成第二导电类型的第二浅层区层包括：在所述外延层的表 层且在所述第一浅层区的内侧形成环状的第二导电类型的第二浅层区； 所述超结器件的制作方法还包括： 分别在所述衬底上形成环状的有源区和环状的划片道； 其中，所述有源区位于所述第一浅层区的内侧，所述划片道位于所述第二浅层区的外 侧。10. -种超结器件，其特征在于，包括： 第一导电类型的衬底； 所述衬底上的第一导电类型的外延层； 所述外延层中的至少一个第二导电类型的深柱区； 所述外延层表层的第一导电类型的第一浅层区； 所述外延层的表层的第二导电类型的第二浅层区层，所述第一浅层区和所述第二浅层 区相邻； 所述第一浅层区和所述第二浅层区表层的氧化层。11. 根据权利要求10所述的超结器件，其特征在于，所述外延层中有多个深柱区，且多 个所述深柱区的间距自靠近所述第一浅层区的所述外延层的一端向另外一端逐渐减小。12. 根据权利要求10所述的超结器件，其特征在于，所述深柱区的底部与所述衬底接 触。13. 根据权利要求12所述的超结器件，其特征在于，所述衬底为硅衬底。14. 根据权利要求10所述的超结器件，其特征在于，所述第一导电类型为P型，所述第 二导电类型为N型，或者所述第一导电类型为N型，所述第二导电类型为P型。15. 根据权利要求10所述的超结器件，其特征在于，所述深柱区的宽度小于所述第一 浅层区的宽度。16. 根据权利要求15所述的超结器件，其特征在于，所述深柱区的宽度小于所述第二 浅层区的宽度。17. 根据权利要求10所述的超结器件，其特征在于，在所述外延层的表层的第一导电 类型的第一浅层区为环状； 在所述外延层的表层且在所述第一浅层区的内侧的第二导电类型的第二浅层区为环 状； 所述超结器件还包括： 在所述衬底上环状的有源区和环状的划片道； 其中，所述有源区位于所述第一浅层区的内侧，所述划片道位于所述第二浅层区的外 侧。18. 根据权利10所述超结器件，其特征在于，所述第一浅层区具体为未进行退火工艺 的第一浅层区，所述第二浅层区具体为未进行退火工艺的第二浅层区。
【文档编号】H01L21/336GK105990154SQ201510096967
【公开日】2016年10月5日
【申请日】2015年3月4日
【发明人】李理, 马万里, 赵圣哲
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司