磁集成电感及磁集成电路的制作方法

磁集成电感及磁集成电路的制作方法
【专利摘要】本发明实施例提供了一种磁集成电感以及磁集成电路，该磁集成电感包括：包括两个平行的底板；两个边柱，用于连接所述两个平行的底板；N个高度相等的绕线柱，位于所述两个平行的底板之间且位于所述两个边柱之间，每个绕线柱上包括电感线圈，每个绕线柱的中间位置包括第一气隙；中柱，位于所述两个平行的底板之间，且设置在两个相邻的绕线柱之间。其中，N为大于或等于2的正整数。可见，本发明实施例中，磁集成电感的磁芯设计时，通过共用中柱和边柱可以减少磁芯的体积。另外，通过底板、边柱与中柱的磁通可以相互抵消，进而可以用于降低磁芯损耗。
【专利说明】
磁集成电感及磁集成电路
技术领域
[0001] 本发明实施例涉及电源领域，并且更具体地，涉及一种磁集成电感及磁集成电路。
【背景技术】
[0002] 功率因数校正(Power Factor Correction，PFC)技术主要用来表征电子产品对电 能的利用效率。功率因数越高，说明电能的利用效率越高。PFC技术就是用于提高电网中功 率因数的技术统称。
[0003]目前的电源采用传统的桥式整流和/或电容滤波电路，会使交流电（Al ternat ing CUrrent，AC)输入电流产生严重的波形畸变，如图1所示。目前的电源向电网注入大量的高 次谐波，因此功率因数不高，仅有〇. 6左右，与此同时，注入的大量高次谐波会对电网和其它 电气设备造成严重的谐波污染干扰。
[0004] 增压(Boost)变换器是最常用的PFC拓扑，可以直接用来进行功率因素校正。现有 的PFC电路采用并联的三个Boost变换器，能够使得输出滤波电容较小。但是，该PFC电路中 的磁性元器件相互独立，所占的体积较大，从而严重影响了整个电源模块的功率密度。

【发明内容】

[0005] 本发明实施例提供一种磁集成电感及磁集成电路，该磁集成电感的体积小，并且 能够提升电路效率。
[0006] 第一方面，提供了一种磁集成电感，包括：
[0007]两个平行的底板；
[0008] 两个边柱，每一边柱的一端与所述两个平行的底板中的一个底板相接触，另一端 与所述两个平行的底板中的另一个底板相接触，所述两个边柱相互平行，且所述两个边柱 相隔呙；
[0009] N个绕线柱，每一绕线柱的一端与所述两个平行的底板中的一个底板相接触，另一 端与所述两个平行的底板中的另一个底板相接触，所述N个绕线柱位于所述两个边柱之间， 所述N个绕线柱中的每一绕线柱均与所述两个边柱相互平行，所述N个绕线柱中每两个绕线 柱相互隔离，且距离最近的边柱与绕线柱是隔离的，每个绕线柱上包括电感线圈，每个绕线 柱的中间位置包括第一气隙；
[0010] 中柱，所述中柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所 述两个平行的底板中的另一个底板相接触，所述中柱设置在两个相邻的绕线柱之间，距离 所述中柱最近的绕线柱与所述中柱之间是隔离的，且所述中柱与所述两个边柱相互平行；
[0011] 其中，N为大于或等于2的正整数。
[0012] 本发明实施例中，磁集成电感的磁芯设计时，通过共用中柱和边柱可以减少磁芯 的体积。另外，通过底板、边柱与中柱的磁通可以相互抵消，进而可以用于降低磁芯损耗，提 升电路效率。
[0013]结合第一方面，在第一方面的某些实现方式中，每个边柱的中间位置包括第二气 隙。这样一方面减少了边柱的横截面积，从而减少了磁芯的体积;另一方面能够增加边柱的 磁阻，调节通过边柱和中柱的磁通量，使得在中柱产生更多的磁通抵消，从而能够降低磁芯 损耗，提升电路的效率。
[0014] 可选地，所述第一气隙沿高度方向上具有第一高度，所述第二气隙沿所述高度方 向上具有第二高度，且所述第一高度大于所述第二高度;其中，所述高度方向为与所述两个 平行的底板垂直的方向，所述第一高度与所述绕线柱的高度的比值小于1/2。
[0015] 结合第一方面，在第一方面的某些实现方式中，所述第一气隙包括m个第三气隙， 所述第三气隙沿高度方向上具有第三高度，所述第二气隙沿所述高度方向上具有第二高 度，且所述第三高度乘以m的值大于所述第二高度;其中，所述高度方向为与所述两个平行 的底板垂直的方向，m为大于或等于2的正整数。
[0016]这样，可以减小气隙边缘向外辐射的漏磁通范围，进而减少漏磁通的磁力线对电 感线圈切割的范围，从而降低电感线圈的涡流损耗。
[0017] 可选地，所述m个第三气隙中的每两个相邻的第三气隙之间为磁柱片，所述磁柱片 沿高度方向上具有第四高度，其中，所述第四高度等于或小于所述第三高度。
[0018] 结合第一方面，在第一方面的某些实现方式中，所述边柱中靠近相邻的第一绕线 柱的一侧沿平行于底板的切面为弧形结构，所述弧形结构的开口朝向所述第一绕线柱，所 述第一绕线柱的一部分位于所述弧形结构形成的容纳部内。这样，边柱能够贴合包围电感 线圈，从而可以减小漏磁通，进而能够抑制EMI。
[0019] 结合第一方面，在第一方面的某些实现方式中，所述中柱相对的两侧分别与两个 不同的绕线柱相邻，所述中柱中相对的两侧沿平行于底板的切面均为弧形结构，每一所述 弧形结构的开口均朝向相邻的绕线柱，且相邻的绕线柱的一部分位于对应的所述弧形结构 形成的容纳部内。
[0020] 结合第一方面，在第一方面的某些实现方式中，所述N个高度相等的绕线柱中，每 两个相邻的绕线柱上的电感线圈的绕向相反。这样绕向反向能够使得磁通在磁芯的大部分 公共磁路上相互抵消，从而能够减少铁芯损耗。
[0021] 结合第一方面，在第一方面的某些实现方式中，所述第三气隙填充有第一非导磁 材料或第一磁材，其中，所述第一磁材的相对磁导率小于所述绕线柱所用的磁材的相对磁 导率。
[0022] 结合第一方面，在第一方面的某些实现方式中，所述第二气隙填充有第二非导磁 材料或第二磁材，其中，所述第二磁材的相对磁导率小于所述绕线柱所用的磁材的相对磁 导率。
[0023]结合第一方面，在第一方面的某些实现方式中，所述第一气隙填充有第三非导磁 材料或第三磁材，其中，所述第三磁材的相对磁导率小于所述绕线柱所用的磁材的相对磁 导率。
[0024]结合第一方面，在第一方面的某些实现方式中，N = 3,所述磁集成电感为三相磁集 成电感。
[0025]第二方面，提供了一种磁集成电路，包括：
[0026]功率因数校正PFC升压电路，包括上述第一方面或者第一方面的任意一种可能的 实现方式中所述的磁集成电感，用于输出直流电压；
[0027]滤波输出电路，用于滤去所述直流电压中的纹波。
[0028]结合第二方面，在第二方面的某些可能的实现方式中，所述磁集成电感为三相磁 集成电感，所述磁集成电路为三相磁集成电路。
[0029]结合第二方面，在第二方面的某些可能的实现方式中，所述磁集成电路为无桥PFC 电路。
[0030] 结合第二方面，在第二方面的某些可能的实现方式中，所述磁集成电路还包括整 流电路，用于将交流电转换为直流电。
【附图说明】
[0031] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中 所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实 施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附 图获得其他的附图。
[0032] 图1是交流电输入电流产生严重的波形畸变的一个示意图。
[0033]图2是磁集成技术的原理的一个示意图。
[0034]图3是基于Boost变换器的PFC拓扑的一个示意图。
[0035]图4是采用三个Boost变换器并联的PFC磁集成电路的一个示意图。
[0036] 图5是关于图4的PFC磁集成电路的电流相位差的个不意图。
[0037] 图6是本发明实施例的磁集成电感的一个示意图。
[0038] 图7是图6所示的磁集成电感的俯视图。
[0039 ]图8是图6所示的磁集成电感中的电感线圈的电流流向的一个示意图。
[0040]图9是图6所示的磁集成电感的磁通分布的一个示意图。
[0041 ]图10(a)和(b)分别是具有第一气隙和第三气隙的磁通分布的一个不意图。
[0042]图11是本发明实施例的磁集成电感的另一个示意图。
[0043I图12是图11所示的磁集成电感的磁通分布的一个示意图。
[0044] 图13是本发明实施例的磁集成电路的一个示意图。
[0045] 图14是本发明实施例的磁集成电路的另一个示意图。
【具体实施方式】
[0046] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0047] 磁性器件，简称磁件，如变压器、电感等，是开关电源的重要组成部分。磁件是完成 能量储存与转换、滤波和电气隔离的主要器件，能够从多个方面影响变换器的整体性能。一 方面，磁件是影响变换器体积、重量的主要因素:根据统计，磁件的重量一般是变换器总重 的30-40%，体积占总体积的20-30%，对于高频工作且模块化设计的电源，磁件体积和重量 所占的比例还要高于上面给出的数据。另一方面，磁件参数(如输出滤波电感的大小）的选 取，将直接影响电源的输出电流脉动和输出动态性能。再一方面，磁件的损耗会影响变换器 的效率。又一方面，磁件的寄生参数对开关管的电压、电流应力等也有很大的影响。
[0048] 为了减小磁件的体积和重量，改善滤波性能，通常可以采用提高频率的办法，但高 频化的方法仍有一定局限性:一方面，频率的提高会受到整机效率的限制；另一方面，为了 减小磁芯损耗，磁芯高频工作时一般要降额使用，从而导致磁芯的利用率不高，反过来限制 了磁件体积的减小。为进一步减小磁件的体积、损耗，同时保证变换器的性能良好，可以采 用磁集成（Integrated Magnetic，IM)技术。
[0049] 磁集成技术的原理如图2所示，单独的磁件通过磁芯结构的设计，使得两个不同磁 件所产生磁通产生相互作用:加强或减弱。该技术将两个磁件集成在一起，从而实现减小磁 件体积，降低成本的目的。
[0050] Boost变换器是最常用的PFC拓扑，可以直接用来进行功率因素校正。图3是基于 Boost变换器的PFC拓扑的一个示意图。其中Vi表示输入的交流电压，ii表示输入电流。该PFC 拓扑的工作原理为:通过输出电压V。、输入电压Vdc和开关电流I s的比较运算后输出的脉冲 宽度调制(Pulse Width Modulation，PffM)驱动Tr的通断，从而使电感电流k的波形与整流 电压Vd。的波形基本一致，使电流谐波大为减少，进而提高了输入端的功率因数。并且由于功 率因数校正器保持输出电压恒定，对下一级的开关电源设计也变的更容易。
[0051] 目前的三相磁集成电感的PFC磁集成电路采用三个Boost变换器并联，在控制上交 错120度驱动，实现三相电感电流分别错相120度。如图4所示，三路工作电路完全相同，电流 相位相差120度。其中，电流相位差如图5所示。图4所示的三相磁集成电感的PFC磁集成电路 包括三个Boost电感磁件Lpl、Lp2、Lp3,并且3个磁件独立工作，相互之间没有耦合。三个 Boost电路并联输出，由于三相电流相位相差120度，输出电流纹波降低，所以输出滤波电容 可以大大减小。
[0052]然而，在图4所示的方案中，多个磁件相互独立，所占体积较大，这样会严重影响印 刷电路板(Printed circuit board，PCB)上其他元件的布局。并且由于体积不能做小，会严 重影响整个电源模块的功率密度。同时，多个独立的磁件的成本很高，变压器磁芯损耗和绕 组铜损都较大。
[0053]本发明实施例提供了一种磁集成电感，如图6所示，该磁集成电感包括:两个平行 的底板(11，21);两个边柱（14,24)，用于连接所述两个平行的底板4个绕线柱（12,22,32)， 位于所述两个平行的底板之间且位于所述两个边柱之间，每个绕线柱上包括电感线圈（16， 26,36)，每个绕线柱的中间位置包括第一气隙（13,23,33);中柱（15,25)，位于所述两个平 行的底板之间，且设置在两个相邻的绕线柱之间。其中，N为大于或等于2的正整数。
[0054]具体地，磁集成电感包括:两个平行的底板、两个边柱、N个绕线柱和中柱。其中，两 个边柱中的每一个边柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所述 两个平行的底板中的另一个底板相接触，所述两个边柱相互平行，且所述两个边柱相隔离。 N个绕线柱中的每一个绕线柱的一端与所述两个平行的底板中的一个底板相接触，另一端 与所述两个平行的底板中的另一个底板相接触，所述N个绕线柱位于所述两个边柱之间，所 述N个绕线柱中的每一个绕线柱均与所述两个边柱相互平行，所述N个绕线柱中每两个绕线 柱相互隔离，且每一个边柱与距离其最近的绕线柱之间是隔离的，每个绕线柱上包括电感 线圈，每个绕线柱的中间位置包括第一气隙。中柱的一端与所述两个平行的底板中的一个 底板相接触，另一端与所述两个平行的底板中的另一个底板相接触，所述中柱设置在两个 相邻的绕线柱之间，所述中柱与所述两个边柱相互平行，且所述中柱与距离其最近的绕线 柱之间是隔离的。本发明实施例中，相隔离是指非直接接触。也就是说，两个边柱、N个绕线 柱与中柱两两之间均是非直接接触的。
[0055] 可选地，两个边柱中的每一个边柱的一端与所述两个平行的底板中的一个底板相 连接，另一端与所述两个平行的底板中的另一个底板相连接，且所述两个边柱相互平行。N 个绕线柱中的每一个绕线柱的一端与所述两个平行的底板中的一个底板相连接，另一端与 所述两个平行的底板中的另一个底板相连接，所述N个绕线柱位于所述两个边柱之间，所述 N个绕线柱中的每一个绕线柱均与所述两个边柱相互平行，每个绕线柱上包括电感线圈，每 个绕线柱的中间位置包括第一气隙。中柱的一端与所述两个平行的底板中的一个底板相连 接，另一端与所述两个平行的底板中的另一个底板相连接，所述中柱设置在两个相邻的绕 线柱之间，且所述中柱与所述两个边柱相互平行。N为大于或等于2的整数。本发明实施例 中，连接可以是通过接触的方式实现连接，或者可以是通过焊接或胶接等方式实现连接，或 者，可以是通过其他的方式实现连接，本发明对此不作限定。
[0056] 其中，两个平行的底板为磁芯。也就是说，磁集成电感包括磁芯，其中该磁芯包括 两个平行的底板。
[0057] 本发明实施例中，N个绕线柱中两两之间没有接触。可选地，N个绕线柱可以位于同 一平面，或者，N个绕线柱可以不位于同一平面。其中，N个绕线柱位于同一平面，可以是指： 所有绕线柱的中心均位于同一条直线上。其中，N个绕线柱不位于同一平面，可以是指:所有 绕线柱的中心不位于同一条直线上。例如，N = 3时，3个绕线柱的中心可以位于同一直线上 或可以构成一个三角形等。
[0058]如果绕线柱为圆柱状，那么，N个绕线柱位于同一平面，可以是指:所有绕线柱的旋 转轴均位于同一个平面。
[0059] 可选地，N个绕线柱位于同一平面，还可以是指:所有绕线柱的中心与两个边柱的 中心均位于同一条直线上。本发明后续实施例以此为例进行阐述。
[0060] 本发明实施例中，两个边柱、N个绕线柱和中柱彼此相互平行，也就是说，两个边柱 中的每一个边柱均与中柱平行，N个绕线柱中的每一个绕线柱均与中柱平行。这里的平行可 以是指边柱、绕线柱和中柱的中心线相互平行。其中，边柱的中心线可以为：与两个平行的 底板连接的两个端面的中心点的连线。其中，边柱的中心线可以为:与两个平行的底板连接 的两个端面的中心点的连线。其中，绕线柱的中心线可以为:与两个平行的底板连接的两个 端面的中心点的连线。可选地，若绕线柱为圆柱状的，则绕线柱的中心线为该圆柱的旋转 轴。并且，边柱、绕线柱和中柱的中心线均与两个平行的底板相互垂直。
[0061 ]可选地，本发明实施例中可以定义中心线的方向为高度方向，也就是说，高度方向 为与两个平行的底板垂直的方向。相应地，可理解，边柱的高度为：与两个平行的底板连接 的两个端面的中心点之间的距离。中柱的高度为：与两个平行的底板连接的两个端面的中 心点之间的距离。绕线柱的高度为：与两个平行的底板连接的两个端面的中心点之间的距 离。并且，边柱的高度、绕线柱的高度和中柱的高度彼此相等。
[0062]应注意，本发明后续实施例中的第一高度、第二高度、第三高度、第四高度均指沿 高度方向的尺寸，后续不再赘述。
[0063]本发明实施例中，N个绕线柱可以均匀地在同一平面排列，即N个绕线柱的中线均 位于同一个平面上，并且每两个相邻的绕线柱之间的距离可以相等。可理解，该磁集成电感 可以最多包括N-I个中柱，且每两个相邻的绕线柱之间均设置有一个中柱。其中，N-I个中柱 中两两之间没有接触。
[0064] 图6中所示的磁集成电感包括3个绕线柱，2个中柱，本发明后续实施例以N=3为例 阐述该磁集成电感。
[0065] 可选地，作为一例，绕线柱可以为类圆柱状。如图7所示为图6中的磁集成电路的俯 视图。其中，绕线柱（12,22,32)为圆柱状，即绕线柱（12,22,32)的横截面形状为圆形。该绕 线柱的高度方向可以认为是柱状的高度方向，且与底板垂直。可选地，N个绕线柱中每两个 相邻的绕线柱之间的距离可以相等，如图6和图7中所示，位于左侧的绕线柱与位于中间的 绕线柱之间的距离可以是两个绕线柱的中心之间的第一距离，位于中间的绕线柱与位于右 侧的绕线柱之间的距离可以是两个绕线柱的中心之间的第二距离，并且第一距离可以等于 第二距离。即绕线柱12与绕线柱22之间的距离等于绕线柱22与绕线柱32之间的距离。
[0066] 其中，绕线柱12上包括电感线圈16,绕线柱22上包括电感线圈26,绕线柱32上包括 电感线圈36。即，电感线圈16缠绕在绕线柱12上，电感线圈26缠绕在绕线柱22上，电感线圈 36缠绕在绕线柱32上。
[0067]可选地，所述N个高度相等的绕线柱中，每两个相邻的绕线柱上的电感线圈的绕向 相反。具体地，N=3时，绕线柱12上的电感线圈16的绕向与绕线柱32上的电感线圈36的绕向 相同，绕线柱12上的电感线圈16的绕向与绕线柱22上的电感线圈26的绕向相反。例如，绕线 柱12上的电感线圈16的绕向、以及绕线柱32上的电感线圈36的绕向为顺时针，绕线柱22上 的电感线圈26的绕向为逆时针。或者，例如，绕线柱12上的电感线圈16的绕向、以及绕线柱 32上的电感线圈36的绕向为逆时针，绕线柱22上的电感线圈26的绕向为顺时针。
[0068]如图8所示，具体地，绕线柱22的电感线圈26的电流流向206为顺时针方向，绕线柱 12的电感线圈16的电流流向106和绕线柱32的电感线圈36的电流流向306为逆时针方向。也 就是说，绕线柱12的电感线圈16的电流流向106与绕线柱32的电感线圈36的电流流向306相 同，绕线柱12的电感线圈16的电流流向106与绕线柱22的电感线圈26的电流流向206相反。 或者可以说，中间绕线柱22的电感线圈26的电流流向206与另外两个绕线柱12和32的电感 线圈16和36的电流流向106和306方向相反。
[0069]这样，本发明实施例通过这种方式实现通电励磁工作时，三个绕线柱的电感线圈 产生的沿平行于绕线柱高度方向的磁通123方向相互反向，进而能够使得磁通在磁芯的大 部分公共磁路上相互抵消，从而能够减少铁芯损耗。
[0070] 可选地，所述N个绕线柱中，每个绕线柱均在中间位置开有第一气隙，如图6所示的 13，23和33所示，第一气隙的高度可以均为第一高度。这里的中间位置是指沿高度方向的中 间位置，可理解，第一气隙可以与底板平行。这样本发明实施例中，每个绕线柱上的第一气 隙可以避免磁芯饱和。也可以理解为，第一气隙是为了避免磁芯饱和而设置的。可选地，绕 线柱的高度第一高度的比值可以大于2。也就是说，第一高度与绕线柱的高度的比值可以小 于1/2。例如，绕线柱的高度为11mm，第一高度为3mm。
[0071] 其中，第一气隙可以填充有第三非导磁材料或第三磁材，其中，第三磁材的相对磁 导率小于绕线柱所用的磁材的相对磁导率。例如，所述第三磁材的相对磁导率小于第一阈 值。其中，第一阈值可以等于或小于绕线柱所用的磁材的相对磁导率。本发明实施例中，可 以认为相对磁导率小于第一阈值的材料为低磁导率材料，也就是说，第一气隙可以用非导 磁材料或者低磁导率材料填充。
[0072]举例来说，第三非导磁材料可以为空气或环氧树脂板等。举例来说，第一阈值可以 等于26或125等。
[0073]相对磁导率是指绝对磁导率与真空磁导率的比值。应注意，本发明实施例对第三 磁材的相对磁导率的具体值不作限定，例如，第三磁材的相对磁导率可以等于100或等于30 等。
[0074]其中，第三气隙可以未进行填充，此时也可以理解为，第三气隙填充有空气。
[0075]针对图6所示的磁集成电感，中间绕线柱22的电感线圈26距离边柱14和24较远，其 产生的反向磁通绝大部分不会经过边柱14和边柱24,而是通过非绕线中柱15和中柱25,如 图9所示。可见，本发明实施例通过中柱与边柱的共同设计，能够一定程度上降低磁芯损耗。 [0076]然而，另一方面，边柱14和边柱24上的磁通大部分都为靠近边柱的电感线圈16和 电感线圈36产生，往往受限于应用场景的小型化要求限制，如果边柱14和边柱24的横截面 积设计比较小，会导致边柱14和边柱24快速饱和。
[0077] 另外，第一气隙的边缘会向外辐射漏磁通，如图10(a)所示，以第一气隙23为例，漏 磁通会切割电感线圈26从而导致损耗增加。气隙边缘向外辐射的漏磁通与气隙边缘的距离 表示为Wj越大，切割电感线圈的面积就越大，导致的损耗也就越大。其中第一气隙具有第 一高度，且第一高度表示为hi。
[0078] 可选地，第一气隙可以包括m个第三气隙，其中m为大于或等于2的正整数。如，第一 气隙可以包括多个具有第三高度的第三气隙，其中，多个第三气隙的高度之和等于第一高 度。例如，第一气隙可以包括3个第三气隙，即m=3,如图10(b)所示，第三气隙具有第三高 度，且第三高度表示为h3。
[0079] 可选地，m个第三气隙的高度均相等，都等于h3。或者，可选地，不同的第三气隙的 高度不相等，例如某个第三气隙的高度为h31，另一个第三气隙的高度为h32,且h31不等于 h32。本发明对此不限定。
[0080] 其中，每个第三气隙可以填充有第一非导磁材料或第一磁材，其中，第一磁材的相 对磁导率小于绕线柱所用的磁材的相对磁导率。例如，第一磁材的相对磁导率小于第一阈 值。也就是说，多个第三气隙可以用非导磁材料或者低磁导率材料填充。
[0081] 举例来说，第一非导磁材料可以为空气或环氧树脂板等。举例来说，第一阈值可以 等于或小于绕线柱所用的磁材的相对磁导率，例如第一阈值可以等于26或125等。
[0082] 应注意，本发明实施例对第一磁材的相对磁导率的具体值不作限定，可选地，第一 磁材的相对磁导率可以大于或等于第二阈值且小于第一阈值。举例来说，第一阈值可以等 于150,第二阈值可以等于10。
[0083]可选地，多个第三气隙所填充的材料可以为同一种材料。或者，可选地，不同的第 三气隙填充的材料不同。本发明对此不限定。
[0084]其中，每两个相邻的第三气隙之间的距离可以相等，也就是说，第三气隙可以均匀 地位于绕线柱的中间位置。或者，每两个相邻的第三气隙之间的距离可以不相等，也就是 说，第三气隙可以非均匀地位于绕线柱的中间位置。
[0085]通过磁仿真分析可以发现w~0.8Xh。当将第一气隙替换为如图10(b)所示的三个 第三气隙时，h3~l/3Xh，那么此时漏磁通与气隙边缘的距离《~0.8\1!2。从而能够进一步 减少损耗。这里，可以认为将具有第一高度hi的第一气隙等分为3段具有第三高度h3的第三 气隙。
[0086]另外，在图10(a)和图10(b)中，假设将电感线圈26的内环面与绕线柱22的外表面 的距离表示为wl。可见，当wl>w时，气隙边缘向外辐射的漏磁通将基本不会切割电感线圈 26,从而保证其导致的损耗显著减少。
[0087] 在实际工程应用中，若wl = lmm，可以反向推导出h3〈wl/0.8 = l .25mm，例如可以取 h3 = 1.0 mm。可见，当第一气隙高度hI>Imm时，此时气隙边缘向外福射的漏磁通会切割电感 线圈，因此在该情况下需要把hi等分成多段高度为h3且不超过Imm的第三气隙，这样可以有 效降低气隙边缘磁通切割绕组导致的损耗。
[0088]在图10(a)所示的实施例中，假设第一高度hi~3mm，此时可以将第一气隙分成图 10(b)所示的3段具有第三高度h3~Imm的第三气隙。
[0089]可选地，m个第三气隙中的每两个相邻的第三气隙之间为磁柱片，磁柱片具有第四 高度，且第四高度等于或小于第三高度。如图10(b)所示，每两个相邻的第三气隙之间可以 由磁柱片213相隔。或者，也可以说，相邻的第三气隙的上下表面之间用磁柱片213相隔。如 图10(b)中，位于上部的第一个第三气隙与位于中部的第二个第三气隙之间为磁柱片213， 位于中部的第二个第三气隙与位于下部的第三个第三气隙之间也为磁柱片213。可选地，这 里所说的磁柱片的材质可以与绕线柱的材质相同，这里所说的磁柱片的截面积形状可以与 绕线柱的截面积形状相同。并且可选地，磁柱片的厚度可以为2~4_。
[0090] 可选地，作为另一例，中柱的数量可以为N-I个，并且每两个相邻的绕线柱之间可 以设置有一个中柱。如图6所示，包括两个中柱，其中，中柱15设置在绕线柱12和绕线柱22之 间，中柱25设置在绕线柱22和绕线柱32之间。
[0091] 作为另一种理解，可以认为，中柱用于填充两个相邻的绕线柱之间的间隔。
[0092] 可选地，中柱一般可以为柱状结构。可选地，中柱靠近绕线柱的两侧可以为包裹式 弧形结构。也就是说，中柱的侧面可以为包裹式弧状结构。
[0093] 由于绕线柱为圆柱状，且为了实现小体积，避免中柱与相邻绕线柱之间（或两个相 邻的绕线柱之间）的距离过大，中柱的两侧分别与两个不同的绕线柱相邻，且中柱的两侧的 可以为弧面。可见，该弧面是为了使得中柱靠近相邻绕线柱的两侧更好地贴合该相邻绕线 柱。可理解，由于中柱的侧面为弧面，相邻绕线柱的一部分可以位于该弧面所形成的弓形区 域中。
[0094] 如图7所示，中柱15和中柱25的横截面形状为近似漏斗状，即该横截面的中间部分 较窄。这样，能够实现中柱的侧面贴合包括绕线柱的电感线圈。具体地，中柱15的侧面贴合 电感线圈16和电感线圈26,中柱25的侧面贴合电感线圈26和电感线圈36。可见，本发明实施 例中，中柱能够贴合包围电感线圈，从而可以减小漏磁通，进而能够抑制电磁干扰 (Electromagnetic Interference,EMI)〇
[0095] 可选地，作为另一例，两个边柱连接两个平行的底板的两个侧边，可以是指，所有 的绕线柱均位于该两个边柱之间。或者，可以理解为，两个边柱置于两个底板之间的最外 侧。
[0096] 可选地，边柱靠近所述绕线柱的一侧可以为包裹式弧形结构。具体地，靠近电感线 圈的边柱内表面，如图7中所示的104和204为包裹式弧状结构，即边柱14的内表面104和边 柱24的内表面204为包裹式弧状结构。
[0097]由于绕线柱为圆柱状，且为了实现小体积，避免边柱与相邻绕线柱之间的距离过 大，边柱靠近相邻绕线柱的一侧的侧面可以为弧面。可见，该弧面是为了使得边柱靠近相邻 绕线柱的一侧更好地贴合该相邻绕线柱。可理解，由于中柱的侧面为弧面，相邻绕线柱的一 部分可以位于该弧面所形成的弓形区域中。
[0098]如图7所示，边柱14和边柱24的横截面形状为竖直的近似凹形，这样能够实现边柱 14的内表面104贴合包围绕线柱12的电感线圈16,边柱24的内表面204贴合包围绕线柱32的 电感线圈36。可见，本发明实施例中，边柱能够贴合包围电感线圈，从而可以减小漏磁通，进 而能够抑制电磁干扰(Electromagnetic Interference，EMI) 〇
[0099]本发明实施例中，绕线柱为圆柱状，与绕线柱相邻的中柱(和/或边柱）的侧面为弧 面。以图7中的绕线柱32为例，中柱25的右侧面以及边柱24的左侧面均为弧面，中柱25的右 侧面所形成的弧面朝向该绕线柱32,边柱24的左侧面所形成的弧面朝向该绕线柱32,并且 该绕线柱32(连同电感线圈36-起)位于中柱25的右侧弧面与边柱24的左侧弧面之间的容 纳部内。其中，弧面的朝向可以是指弧面所在的圆的圆心的方向。
[0100]类似地，中柱15的右侧面所形成的弧面朝向绕线柱22,中柱25的左侧面所形成的 弧面朝向该绕线柱22,并且绕线柱22(连同电感线圈26-起)位于中柱15的右侧弧面与中柱 25的左侧弧面之间的容纳部内。
[0101] 类似地，边柱14的右侧面所形成的弧面朝向绕线柱12,中柱15的左侧面所形成的 弧面朝向该绕线柱12,并且绕线柱12(连同电感线圈16-起)位于边柱14的右侧弧面与中柱 15的左侧弧面之间的容纳部内。
[0102] 可选地，每个边柱的中间位置包括第二气隙，这里的中间位置是指沿着高度方向 的中间位置。如图11所示，边柱14的中间位置开有第二气隙17,边柱24的中间位置开有第二 气隙27。
[0103] 具体地，在边柱开第二气隙，一方面减少了边柱的横截面积，从而减少了磁芯的体 积;另一方面可以增加边柱的磁阻，能够调节通过边柱和中柱的磁通量，使靠近边柱的电感 线圈所产生的磁通更多的通过非绕线中柱，如图12所示，相比于图9而言，在非绕线中柱上 可以使磁通更好的相互抵消。其中，图12所示的第二气隙的高度等于第一气隙的高度的1/ 4〇
[0104] 本发明实施例中，第一气隙具有第一高度，第二气隙具有第二高度，一般地，第二 高度小于第一高度。若第一气隙包括m个第三气隙，且第三气隙具有第三高度，一般地，第二 高度小于m乘以第三高度。具体地，假设第一气隙的第一高度表示为hi，第二气隙的第二高 度表示为h2,那么应满足hl>h2。若第一气隙包括m个第三气隙，假设第三气隙的第三高度表 示为h3，第二气隙的第二高度表示为h2，那么应满足m X h3>h2。
[0105] 可选地，第二气隙可以填充有第二非导磁材料或第二磁材，其中，第二磁材的相对 磁导率小于绕线柱所用的磁材的相对磁导率。例如，所述第二磁材的磁导率小于第一阈值。 也就是说，第二气隙可以由非导磁材料或低磁导率材料进行填充。
[0106] 举例来说，第二非导磁材料可以为空气或环氧树脂板等。举例来说，第一阈值可以 等于或小于绕线柱所用的磁材的相对磁导率，例如第一阈值可以等于26或125等。
[0107] 应注意，本发明实施例对第二磁材的相对磁导率的具体值不作限定，可选地，第二 磁材的相对磁导率可以大于或等于第二阈值且小于第一阈值。举例来说，第一阈值可以等 于150,第二阈值可以等于10。
[0108] 可选地，本发明实施例中，第二气隙与第一气隙填充的材料可以相同，或者，第二 气隙与第一气隙填充的材料可以不同。本发明实施例中，第二气隙可以与多个第三气隙中 每个第三气隙填充的材料均相同，或者，第二气隙可以与多个第三气隙中的部分第三气隙 填充的材料相同或不同。
[0109]这样能够有效地减小三个绕线线圈之间的耦合系数，使得三个绕线线圈不耦合或 者弱耦合。具体地，如表一所示为图11中的三个绕线线圈的自感及互感。由于弱耦合的设计 思想，其中的互感仅为自感的0.1 %~0.3%。例如，表一中电感1与电感2之间的互感为 0.25179，电感1的自感为98.324，电感2的自感为101.59，也就是说，电感1与电感2之间的互 感仅是电感1的自感的0.25179 + 98.324 = 0.256%，电感1与电感2之间的互感仅是电感2的 自感的0.25179 +101.59 = 0.248%。由此可见，本发明实施例中的集成电感的三个电感线 圈的电感电流将不会相互影响，使得电路控制不会复杂化。
[0110]表一
[0112] 应注意，本发明实施例中所说的气隙的高度是指沿着高度方向的尺寸，具体地是 指在图11中所示的竖直方向的尺寸。
[0113] 本发明实施例中，该磁集成电感可以具有对称结构，例如，边柱14与边柱24可以相 对于绕线柱22对称，中柱15与中柱25可以相对于绕线柱22对称;例如，底板11和底板21相对 于第一气隙23对称。
[0114]可见，本发明实施例中，三个绕线线圈之间不耦合或者弱耦合，三个绕线柱之间的 距离可以较小，并且可以将边柱的厚度设计的比较小，也就是说，该磁集成电感的体积可以 做小。并且通过以上描述可知，本发明实施例中的磁集成电感能够减少磁芯的损耗。
[0115] 图13是本发明一个实施例的磁集成电路的一个结构图。图13所示的磁集成电路包 括PFC升压电路120和滤波输出电路130。
[0116] PFC升压电路120包括上述实施例所描述的磁集成电感122,且PFC升压电路120用 于输出直流电压。滤波输出电路130用于滤去所述直流电压中的纹波。
[0117] 其中，纹波是由于直流稳定电源的电压波动而造成的一种现象，因为直流稳定电 源一般是由交流电源经整流稳压等环节而形成的，这就不可避免地在直流稳定量中多少带 有一些交流成份，这种叠加在直流稳定量上的交流分量就称之为纹波。纹波的成分较为复 杂，它的形态一般为频率高于工频的类似正弦波的谐波，另一种则是宽度很窄的脉冲波。
[0118] 可选地，图13示出的磁集成电路可以为无桥PFC。其中，PFC升压电路120中还可以 包括Ql -Q8。滤波输出电路130可以包括并联的电容C和电阻R。
[0119] 可选地，图13示出的磁集成电路为三相磁集成电路(或者也可以称为PFC三相磁集 成电路），其中所包括磁集成电感122为三相磁集成电感。
[0120]该三相磁集成电感可以为前述图6或图11所示的三相磁集成电感。
[0121] 可选地，该三相磁集成电感122中的三个电感的绕向不相同。具体地，可以为，每两 个相邻的电感的绕向相反，举例来说，该三相磁集成电感122可以包括三个电感线圈，其中 位于中间的电感线圈的电流在流过绕组时的流向与另外两个的流向相反。这样绕向反向能 够使得磁通在磁芯的公共磁路上相互抵消，从而能够减少铁芯损耗。
[0122] 本发明实施例中的磁集成电感中，绕线柱的第一气隙可以包括多个第三气隙，这 样可以有效地降低气隙边缘磁通切割绕组导致的损耗。
[0123] 本发明实施例中的磁集成电感的边柱可以包括第二气隙，这样能够增加边柱的磁 阻，实现磁通抵消，从而能够降低磁芯损耗，提升电路的效率。
[0124] 可选地，如图14所示，磁集成电路还可以进一步包括整流电路110。整流电路110用 于将交流电转换为直流电。相应地，PFC升压电路120用于基于该直流电，输出直流电压。
[0125] 其中的PFC升压电路120包括上述实施例所描述的磁集成电感122,另还可以包括 Ql -Q3，DI-D3。滤波输出电路130可以包括并联的电容C和电阻R。
[0126] 可见，本发明实施例中，磁集成电感的磁芯设计时，通过共用中柱和边柱可以减少 磁芯的体积。另外，根据每个电感线圈的电流波形，调整电感线圈的绕向，使其产生的磁通 分别在两个平行的底板、中柱和边柱中相互抵消，可以进一步减小该磁集成电感的体积，同 时该磁集成电感也能够降低磁芯损耗，提升电路效率。
[0127] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
【主权项】
1. 一种磁集成电感，其特征在于，包括： 两个平行的底板； 两个边柱，每一边柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所 述两个平行的底板中的另一个底板相接触，所述两个边柱相互平行，且所述两个边柱相隔 离； N个绕线柱，每一绕线柱的一端与所述两个平行的底板中的一个底板相接触，另一端与 所述两个平行的底板中的另一个底板相接触，所述N个绕线柱位于所述两个边柱之间，所述 N个绕线柱中的每一绕线柱均与所述两个边柱相互平行，所述N个绕线柱中每两个绕线柱相 互隔离，且距离最近的边柱与绕线柱是隔离的，每个绕线柱上包括电感线圈，每个绕线柱的 中间位置包括第一气隙； 中柱，所述中柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所述两 个平行的底板中的另一个底板相接触，所述中柱设置在两个相邻的绕线柱之间，距离所述 中柱最近的绕线柱与所述中柱之间是隔离的，且所述中柱与所述两个边柱相互平行； 其中，N为大于或等于2的正整数。2. 根据权利要求1所述的磁集成电感，其特征在于，每个边柱的中间位置包括第二气 隙。3. 根据权利要求2所述的磁集成电感，其特征在于，所述第一气隙沿高度方向上具有第 一高度，所述第二气隙沿所述高度方向上具有第二高度，且所述第一高度大于所述第二高 度;其中，所述高度方向为与所述两个平行的底板垂直的方向，所述第一高度与所述绕线柱 的高度的比值小于1/2。4. 根据权利要求2所述的磁集成电感，其特征在于，所述第一气隙包括m个第三气隙，所 述第三气隙沿高度方向上具有第三高度，所述第二气隙沿所述高度方向上具有第二高度， 且所述第三高度乘以m的值大于所述第二高度;其中，所述高度方向为与所述两个平行的底 板垂直的方向，m为大于或等于2的正整数。5. 根据权利要求4所述的磁集成电感，其特征在于，所述m个第三气隙中的每两个相邻 的第三气隙之间为磁柱片，所述磁柱片沿所述高度方向上具有第四高度，其中，所述第四高 度等于或小于所述第三高度。6. 根据权利要求4或5所述的磁集成电感，其特征在于，所述第三气隙填充有第一非导 磁材料或第一磁材，其中，所述第一磁材的相对磁导率小于所述绕线柱所用的磁材的相对 磁导率。7. 根据权利要求2至6任一项所述的磁集成电感，其特征在于，所述第二气隙填充有第 二非导磁材料或第二磁材，其中，所述第二磁材的相对磁导率小于所述绕线柱所用的磁材 的相对磁导率。8. 根据权利要求1至7任一项所述的磁集成电感，其特征在于， 与第一绕线柱相邻的边柱中靠近相邻的第一绕线柱的一侧沿平行于底板的切面为弧 形结构，所述弧形结构的开口朝向所述第一绕线柱，所述第一绕线柱的一部分位于所述弧 形结构形成的容纳部内。9. 根据权利要求1至8任一项所述的磁集成电感，其特征在于，所述中柱相对的两侧分 别与两个不同的绕线柱相邻，所述中柱中相对的两侧沿平行于底板的切面均为弧形结构， 每一所述弧形结构的开口均朝向相邻的绕线柱，且相邻的绕线柱的一部分位于对应的所述 弧形结构形成的容纳部内。10. 根据权利要求1至9任一项所述的磁集成电感，其特征在于，所述N个绕线柱中每两 个相邻的绕线柱上电感线圈的绕向是相反的。11. 根据权利要求1至10任一项所述的磁集成电感，其特征在于，所述第一气隙填充有 第三非导磁材料或第三磁材，其中，所述第三磁材的相对磁导率小于所述绕线柱所用的磁 材的相对磁导率。12. 根据权利要求1至11任一项所述的磁集成电感，其特征在于，N = 3,所述磁集成电感 为三相磁集成电感。13. -种磁集成电路，其特征在于，包括： 功率因数校正PFC升压电路，包括权利要求1-12任一项所述的磁集成电感，用于输出直 流电压； 滤波输出电路，用于滤去所述直流电压中的纹波。14. 根据权利要求13所述的磁集成电路，其特征在于，所述磁集成电感为三相磁集成电 感，所述磁集成电路为三相磁集成电路。15. 根据权利要求13或14所述的磁集成电路，其特征在于，所述磁集成电路为无桥PFC 电路。16. 根据权利要求13或14所述的磁集成电路，其特征在于，所述磁集成电路还包括整流 电路，用于将交流电转换为直流电。
【文档编号】H01F17/04GK106057402SQ201610644692
【公开日】2016年10月26日
【申请日】2016年8月9日 公开号201610644692.2, CN 106057402 A, CN 106057402A, CN 201610644692, CN-A-106057402, CN106057402 A, CN106057402A, CN201610644692, CN201610644692.2
【发明人】余鹏, 骆孝龙, 杨和钱
【申请人】华为技术有限公司