集成电感的制作方法

本申请涉及电感领域，并且更具体地，涉及一种集成电感。

背景技术：

干扰电磁场在两根导线之间产生差模电流，进而在负载上引起干扰，将差模电流引起的干扰称为差模干扰。干扰电磁场在一根导线与大地之间产生共模电流，进而在负载上引起干扰，将共模电流引起的干扰称为共模干扰。

对于产生的差模干扰和共模干扰，通过差模电感抑制差模干扰，通过共模电感抑制共模干扰。

已知一种现有技术中，差模电感的磁芯的形状通常为长方体，即，该磁芯的截面形状为矩形。然而，对于一些中、大功率的差模电感，为了满足散热等因素，通常需要采用立绕的方式在该长方体磁芯上绕制绕组，如图1所示。

并且，已知另一种现有技术。在变换器系统中，差模电感与共模电感都是不可或缺的部分，因此，差模电感与共模电感分别需要一组绕组。对于较大功率的变换器系统，绕组的铜损对变换器系统效率产生的影响不可忽视。

因此，在保证抑制差模电流与共模电流的前提下，如何降低绕组的铜损对变换器系统效率产生的影响，已成为亟需解决的问题。

技术实现要素：

本申请提供一种集成电感，能够在保证抑制差模电流与共模电流的前提下，降低绕组的铜损对变换器系统效率产生的影响。

第一方面，提供了一种集成电感，该集成电感包括：第一磁芯(110)，该第一磁芯用于形成共模电感的磁芯；至少两个绕组(120)，该至少两个绕组(120)绕制在该第一磁芯(110)上，且该至少两个绕组(120)中的任意两个绕组之间存在间隔，该第一磁芯(110)和该至少两个绕组(120)中的每一个绕组之间形成共模电感；第二磁芯(130)，该第二磁芯(130)上未绕制绕组，该第二磁芯(130)与该第一磁芯(110)上的绕制有该至少两个绕组(120)的区域之间形成闭合的磁芯，该第二磁芯(130)和该至少两个绕组(120)中的每一个绕组之间分别形成差模电感。

因此，本申请的集成电感，只在第一磁芯上绕制绕组，该第一磁芯与其上绕制的绕组之间形成共模电感。在共模电感的基础上，增加第二磁芯，以使该第一磁芯上的绕制有绕组的区域与该第二磁芯之间形成闭合的磁芯，进而使得该第一磁芯上的绕制有绕组的区域与该第二磁芯之间形成闭合的差模磁路，该第二磁芯与该第一磁芯上所绕制的每一个绕组之间形成差模电感。通过差模电感与共模电感共用一个绕组，即，减少绕组的绕制量，降低绕组的铜损，从而降低绕组的铜损对变换器系统效率产生的影响，提升变换器的系统效率。

结合第一方面，在第一方面的第一种可能实现的方式中，该至少两个绕组中的每个绕组的线圈匝数相同，并且该至少两个绕组中的每个绕组的绕线方向相同。

结合第一方面及其上述实现方式，在第一方面的第二种可能实现的方式中，该第一磁芯(110)为环形结构。

通过使该第一磁芯为环形结构的磁芯，环形结构的磁芯可以提高绕组的绕线利用率。

结合第一方面及其上述实现方式，在第一方面的第三种可能实现的方式中，该第二磁芯(130)包括第三磁芯(131)和第四磁芯(132)，该第三磁芯(131)位于该第一磁芯(110)与该第四磁芯(132)之间，该第三磁芯(131)包括至少两个部分，该至少两个绕组中的任意两个绕组之间都容纳该至少两个部分中的一个部分，其中，该第四磁芯(132)为封闭结构的磁芯。

通过在任意两个相邻绕组之间放置第三磁芯，该第三磁芯包括至少两个磁芯，并且再增加第四磁芯，以使该第一磁芯上的绕制有绕组的区域与该第三磁芯以及该第四磁芯的部分磁芯之间形成闭合的磁芯，进而使得该第一磁芯上的绕制有绕组的区域与该第三磁芯以及该第四磁芯之间形成闭合的差模磁路，即绕组中的磁力线依次通过由第三磁芯所包括的任意一个磁芯与第四磁芯的部分磁芯以及第一磁芯上绕制有绕组的区域所构成的闭合区域，从而在抑制差模共模电流的基础上，能够达到抑制差模电流的目的。

结合第一方面及其上述实现方式，在第一方面的第四种可能实现的方式中，该第一磁芯(110)为封闭的环形磁芯，该第四磁芯(132)为封闭的环形磁芯，该第一磁芯(110)上绕制有三个绕组(120)，该第三磁芯(131)包括三个块状磁芯，且位于该第一磁芯(110)与该第四磁芯(132)之间，该三个块状磁芯中的任意一个块状磁芯位于该三个绕组中任意两个相邻绕组之间，该三个块状磁芯中的任意一个磁芯的一个表面与该第四磁芯(110)接触，该三个块状磁芯中的任意一个磁芯的另一个表面与该第一磁芯(110)接触，其中，该第一磁芯(110)上的绕制有该至少两个绕组(120)中的任意一个绕组的区域与该三个块状磁芯中的两个相邻的块状磁芯、该第四磁芯(132)的部分磁芯之间形成闭合的磁芯。

结合第一方面及其上述实现方式，在第一方面的第五种可能实现的方式中，该第一磁芯(110)为封闭的环形磁芯，该第一磁芯(110)上绕制有至少两个绕组(120)，该第二磁芯包括至少两个半圆环形的磁芯，该至少两个半圆环形的磁芯中的每个磁芯包括两个端部，该至少两个半圆环形的磁芯中的任意一个磁芯的两个端部分别位于该至少两个绕组中的任意一个绕组的两边，并与该第一磁芯(110)相互接触，该第一磁芯(110)上的绕制有该至少两个绕组(120)中的任意一个绕组的区域与该至少两个半圆环形的磁芯中一个磁芯之间形成闭合的磁芯。

通过将与绕组数量相同(例如，当绕组的数量为3时，第二磁芯所包括磁芯的数量也为3)的第二磁芯与第一磁芯之间相互接触，使得任意一个第二磁芯(例如，该第二磁芯为半圆环形状的磁芯)的两端与第一磁芯相互接触，因此，第二磁芯与第一磁芯之间就会形成一个闭合区域，将对应绕组绕制在该闭合区域所包括的第一磁芯的部分磁芯上，从而使得第二磁芯与第一磁芯上的绕制有绕组的区域之间形成闭合的磁芯，进而使得该第一磁芯上的绕制有绕组的区域与该第二磁芯之间形成闭合的差模磁路，从而抑制差模电流。

结合第一方面及其上述实现方式，在第一方面的第六种可能实现的方式中，该第二磁芯(130)包括至少三个端部，该三个端部中的任意一个端部位于该三个绕组(120)中的任意两个相邻绕组之间，并与该第一磁芯(110)相互接触，该第一磁芯(110)上的绕制有该至少两个绕组(120)的区域与该至少三个端部中的任意两个相邻端部之间形成闭合的磁芯。

通过使第二磁芯所包括的任意两个相邻端部与第一磁芯上的绕制有绕组的区域之间形成闭合的磁芯，进而使得第二磁芯所包括的任意两个相邻端部与第一磁芯上的绕制有绕组的区域之间形成闭合的差模磁路，从而达到抑制差模电流的目的。

结合第一方面及其上述实现方式，在第一方面的第七种可能实现的方式中，该第一磁芯(110)为封闭的环形磁芯，该第一磁芯(110)上绕制有三个绕组(120)，该第二磁芯为y字型磁芯，该y字型磁芯包括三个端部，该y字型磁芯的任意一个端部位于该三个绕组(120)中的任意两个相邻绕组之间，并与该第一磁芯(110)相互接触，该第一磁芯(110)上的绕制有该三个绕组(120)的区域与该y字型磁芯中的任意两个相邻端部之间形成闭合的磁芯。

结合第一方面，在第一方面的第八种可能实现的方式中，该第一磁芯(110)所处的平面与该第二磁芯所处的平面之间相互平行，该第一磁芯(110)与该第二磁芯(130)之间的气隙小于或等于预设的第一阈值。

结合第一方面及其上述实现方式，在第一方面的第九种可能实现的方式中，该第二磁芯为一体结构或拼接结构。

结合第一方面及其上述实现方式，在第一方面的第十种可能实现的方式中，该第三磁芯(131)与该第一磁芯(110)之间的气隙小于或等于预设的第二阈值，该第三磁芯(131)与该第四磁芯(132)之间的气隙小于或等于预设的第三阈值。

结合第一方面及其上述实现方式，在第一方面的第十一种可能实现的方式中，通过该第一磁芯(110)与该至少两个绕组(120)中的每一个绕组之间形成的共模电感对流经该至少两个绕组(120)中的每一个绕组的共模电流产生感抗，抑制该共模电流；和通过该第二磁芯(130)和该至少两个绕组(120)中的每一个绕组之间形成的差模电感对流经该至少两个绕组(120)中的每一个绕组的差模电流产生感抗，抑制该差模电流。

结合第一方面及其上述实现方式，在第一方面的第十二种可能实现的方式中，该预设的第一阈值的取值为0.5mm。

第二方面，提供了一种三相逆变器，该三相逆变器设置有集成电感，该集成电感用于滤波，该集成电感包括：第一磁芯(110)，该第一磁芯用于形成共模电感的磁芯；至少两个绕组(120)，该至少两个绕组(120)绕制在该第一磁芯(110)上，且该至少两个绕组(120)中的任意两个绕组之间存在间隔，该第一磁芯(110)和该至少两个绕组(120)中的每一个绕组之间形成共模电感；第二磁芯(130)，该第二磁芯(130)上未绕制绕组，该第二磁芯(130)与该第一磁芯(110)上的绕制有该至少两个绕组(120)的区域之间形成闭合的磁芯，该第二磁芯(130)和该至少两个绕组(120)中的每一个绕组之间分别形成差模电感。

附图说明

图1是根据本申请的绕制在长方体磁芯上的绕组的绕制方式的示意图。

图2是根据本申请的集成电感的一例结构示意图。

图3是根据本申请的集成电感的另一例结构示意图。

图4是根据本申请的集成电感的再一例结构示意图。

图5是根据本申请的集成电感的再一例结构示意图。

图6是根据本申请的集成电感的第二磁芯的平面形状的一例示意图。

图7是根据本申请的集成电感抑制差、共模电流的原理的一例示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

应理解，本申请的集成电感可以应用于变换器系统中，也可以应用于滤波电路中，还可以应用于其他的电路中，本申请对此不作任何限定。

目前，对于变换器系统而言，差模电感与共模电感都是不可或缺的部分，因此，差模电感与共模电感分别需要一组绕组。对于较大功率的变换器系统，绕组的铜损对变换器系统效率产生的影响不可忽视。

本申请提供的集成电感，能够在保证抑制差模电流与共模电流的前提下，提升变换器的系统效率。

图2是根据本申请的集成电感的一例结构示意图。如图2所示，该集成电感100包括：

第一磁芯110，该第一磁芯用于形成共模电感的磁芯；

至少两个绕组120，该至少两个绕组120绕制在该第一磁芯110上，且该至少两个绕组120中的任意两个绕组之间存在间隔，该第一磁芯110和该至少两个绕组120中的每一个绕组之间形成共模电感；

第二磁芯130，该第二磁芯130上未绕制绕组，该第二磁芯130与该第一磁芯110上的绕制有该至少两个绕组120的区域之间形成闭合的磁芯，该第二磁芯130和该至少两个绕组120中的每一个绕组之间分别形成差模电感。

可选地，该至少两个绕组中的每个绕组的线圈匝数相同，并且该至少两个绕组中的每个绕组的绕线方向相同。

具体而言，在该第一磁芯110上绕制有至少两个绕组120，如图2所示，该至少两个绕组120可以为三个绕组，且该第一磁芯110为封闭的磁芯结构。可以看出，该三个绕组120分别绕制在第一磁芯110的不同位置(即，该三个绕组120中的任意两个相邻绕组120之间存在间隔)。通过使该三个磁芯在第一磁芯110上的绕制位置之间存在间隔，使得第一磁芯110与该三个绕组120中的任意一个绕组120之间形成共模电感，并且通过使该第一磁芯110为封闭的磁芯结构，进而使得该第一磁芯110为该三个绕组120所产生的磁力线提供共模磁路。

通过该三个绕组120与该第一磁芯110之间形成共模电感，并在该共模电感的基础上，增加第二磁芯130，该第二磁芯130上未绕制绕组120，而是与该第一磁芯110共用该三个绕组120，该第二磁芯130与该三个绕组120之间形成差模电感。从而使得该第二磁芯130与该三个绕组120中的任意一个绕组120之间形成差模电感，该第二磁芯130与该第一磁芯110上的绕制有该三个绕组120的区域之间形成闭合的磁芯，进而使得第二磁芯130与该第一磁芯110上的绕制有该三个绕组120的区域之间形成闭合的差模磁路。

可选地，如图2所示，该第一磁芯110为封闭的环形磁芯，该第一磁芯110上绕制有至少两个绕组120，该第二磁芯包括至少两个半圆环形的磁芯，该至少两个半圆环形的磁芯中的每个磁芯包括两个端部，该至少两个半圆环形的磁芯中的任意一个磁芯的两个端部分别位于该至少两个绕组中的任意一个绕组的两边，并与该第一磁芯110相互接触，该第一磁芯110上的绕制有该至少两个绕组120中的任意一个绕组的区域与该至少两个半圆环形的磁芯中一个磁芯之间形成闭合的磁芯。

具体地，作为示例而非限定，如图2所示，该第一磁芯110为封闭的环形磁芯，该第一磁芯110上绕制有三个绕组120，该第二磁芯130包括三个磁芯，该三个磁芯为半圆环形磁芯，每个半圆环形状的磁芯的两端与第一磁芯110接触，并位于绕制在第一磁芯110上的一个绕组120的两边，从图2中可以看出，该三个半圆环形磁芯中的任意一个磁芯与第一磁芯110上的绕制有绕组的区域之间构成一个闭合区域(即，该三个半圆环形磁芯中的任意一个磁芯与第一磁芯110上的绕制有绕组的区域之间构成一个闭合的磁芯)，该三个半圆环形磁芯与第一磁芯110上绕制有绕组的区域之间形成了三个闭合区域。该三个半圆环形磁芯中的任意一个磁芯与第一磁芯110上的绕制有绕组的区域之间形成闭合的差模磁路，该三个半圆环形磁芯中的每个磁芯与对应绕组120之间形成差模电感。绕组120中产生的磁力线依次穿过该第一磁芯110上的绕制有绕组的区域以及该三个半圆环形磁芯中的任意一个磁芯。

需要说明的是，对于该三个磁芯与第一磁芯110之间形成的三个闭合区域而言，该三个闭合区域可以相互之间存在重叠区域，也可以相互之间完全不重叠，本申请对此不作任何限定。

其中，该三个半圆环形状的磁芯中的任意两个磁芯之间可以相互接触，也可以相互之间不接触，本申请对此不作任何限定。当该三个半圆环形状的磁芯中的任意两个磁芯之间相互接触时，可以相对减小该电感结构的空间体积。

应理解，上述仅以该三个磁芯为半圆环形状的磁芯为例对该至少两个磁芯进行说明，但本申请并不限于此。该至少两个磁芯还可以为其他形状，例如，该至少两个磁芯可以为半工字型形状的磁芯，或者，该至少两个磁芯还可以为三角形状的磁芯，只要保证该至少两个磁芯中的任意一个磁芯能够与该第一磁芯110上绕制有绕组的区域之间形成闭合的差模磁路即可。本申请对此不作任何限定。

因此，本申请的集成电感，通过在共模电感的基础上增加一个第二磁芯130，该第二磁芯130上并未绕制有绕组120，而是与该第一磁芯110共用至少两个绕组120，从而使得该第二磁芯与该至少两个绕组120之间形成差模电感，抑制差模电流。通过第一磁芯110与第二磁芯130共用至少两个绕组120，可以减少绕组120的使用量，降低绕组120的铜损，从而降低绕组120的铜损对变换器系统效率产生的影响，提升变换器的系统效率。

可选地，该第二磁芯130包括第三磁芯131和第四磁芯132，该第三磁芯131位于该第一磁芯110与该第四磁芯132之间，该第三磁芯131包括至少两个部分，该至少两个绕组中的任意两个绕组之间都容纳该至少两个部分中的一个部分，其中，该第四磁芯132为封闭结构的磁芯。

具体而言，如图3所示，该第一磁芯110为封闭的环形磁芯，该第四磁芯132为封闭的环形磁芯，该第一磁芯110上绕制有三个绕组120，该第三磁芯131包括三个块状磁芯，且位于该第一磁芯110与该第四磁芯132之间，该三个块状磁芯中的任意一个块状磁芯位于该三个绕组中任意两个相邻绕组之间，该三个块状磁芯中的任意一个磁芯的一个表面与该第四磁芯110接触，该三个块状磁芯中的任意一个磁芯的另一表面与该第一磁芯110接触，其中，该第一磁芯110上的绕制有该至少两个绕组120中的任意一个绕组的区域与该三个块状磁芯中的两个相邻的块状磁芯、该第四磁芯132的部分磁芯之间形成闭合的磁芯，进而使得该第一磁芯110上的绕制有该至少两个绕组120中的任意一个绕组的区域与该三个块状磁芯中的两个相邻的块状磁芯、该第四磁芯132的部分磁芯之间形成闭合的差模磁路。绕组120中产生的磁力线依次穿过该第一磁芯110上的绕制有绕组的区域、该三个块状磁芯以及该第四磁芯132的部分磁芯。

需要说明的是，该三个块状磁芯中的任意两个相邻块状磁芯之间可以相互接触，或者也可以相互之间不接触，本申请对此不作特别限定。

还需要说明的是，上述仅以该第三磁芯包括的磁芯为块状磁芯为例进行说明，但本申请并不限于此，该第三磁芯包括的磁芯还可以为其他形状的磁芯。

可选地，该第二磁芯130包括至少三个端部，该三个端部中的任意一个端部位于该三个绕组120中的任意两个相邻绕组之间，并与该第一磁芯110相互接触，该第一磁芯110上的绕制有该至少两个绕组120的区域与该至少三个端部中的任意两个相邻端部之间形成闭合的磁芯。

具体地，作为示例而非限定，如图4所示，该第一磁芯110为封闭的环形磁芯，该第一磁芯110上绕制有三个绕组120，该第二磁芯130包括三个端部，该三个端部中的任意一个端部位于该绕组120中的任意两个相邻绕组120之间，且与该第一磁芯110相互接触。该三个磁芯中的任意两个相邻端部与该第一磁芯110上的绕制有绕组的区域之间形成闭合的磁芯，进而使得该三个磁芯中的任意两个相邻端部与该第一磁芯110上的绕制有绕组的区域之间形成闭合的差模磁路，该三个端部中的任意两个相邻端部与该第一磁芯110上所绕制的绕组之间形成差模电感。绕组120中产生的磁力线依次穿过该第一磁芯110上的绕制有任意一个绕组的区域以及该闭合区域所包括的任意两个相邻端部。

如图4所示，该第二磁芯130为y字型磁芯，该y字型磁芯包括三个端部，该y字型磁芯的任意一个端部位于该三个绕组120中的任意两个相邻绕组之间，并与该第一磁芯110相互接触，该第一磁芯110上的绕制有该三个绕组120的区域与该y字型磁芯中的任意两个相邻端部之间形成闭合的磁芯。

需要说明的是，上述仅以该第二磁芯130为y字型磁芯为例进行说明，该第二磁芯130还可以为其他形状的磁芯，例如，该第二磁芯130为v字型磁芯，本申请对此不作特别限定。

还需要说明的是，对于该三个磁芯中的任意两个相邻端部与第一磁芯110之间形成的三个闭合区域而言，该三个闭合区域可以相互之间存在重叠区域，也可以相互之间完全不重叠，本申请对此不作任何限定。

可选地，该第二磁芯130为一体结构或拼接结构。

具体地，该第二磁芯130可以为拼接结构。例如，以图4中所示的第二磁芯130为例，对第二磁芯130的拼接结构进行说明。可以看出，该第二磁芯130由三个长方体形状的磁芯拼接而成，该三个长方体形状的磁芯的端部分别与第一磁芯110相互接触；或者

该第二磁芯130可以为一体结构。如图5所示，可以看出，该第二磁芯130包括三个接触端部，该三个接触端部分别与第一磁芯110接触。

当第二磁芯130为一体结构时，结合图6对第二磁芯130的几种不同的平面形状进行说明。图6中示出了第二磁芯130的四种平面形状，分别如图6中的a、b、c和d所示。可以看出，图6中所示出的第二磁芯130包括三个接触端，且a、b、c和d中所示的第二磁芯130的接触端的形状均不相同。每种形状对应的三个接触端中的任意一个接触端位于至少两个绕组120中的任意两个相邻绕组120之间，且与该第一磁芯110相互接触，以使得该三个接触端中的任意两个相邻接触端和第一磁芯110的部分磁芯为绕组120中产生的磁力线提供差模磁路。绕组120中产生的磁力线在三个接触端中的任意两个相邻接触端与第一磁芯110的部分磁芯中形成回路。

应理解，该第二磁芯130的接触端的形状包括但不限于图6中所示的四种形状。并且上述仅以该第二磁芯130包括三个接触端为例，对该第二磁芯130的形状进行说明，但本申请并不限于此，该第二磁芯130还可以包括其他形状。本申请对此不作任何限定。

可选地，该第一磁芯110所处的平面与该第二磁芯所处的平面之间相互平行，该第一磁芯110与该第二磁芯130之间的气隙小于或等于预设的第一阈值。

可选地，该第三磁芯131与该第一磁芯110之间的气隙小于或等于预设的第二阈值，该第三磁芯131与该第四磁芯132之间的气隙小于或等于预设的第三阈值。

作为示例而非限定，以图5中所示的集成电感的结构为例，对该第一磁芯110与该第二磁芯130之间的气隙间隔进行说明。为了便于人眼观察，此处对图5中所示的集成电感的第一磁芯110与该第二磁芯130连接部分的主视图局部放大后进行说明。

如图5所示，以d代表该第一磁芯110与该第二磁芯130之间的气隙间隔，当该预设的第一阈值为0.5mm时，则d≤0.5mm。例如，d的取值可以为0，代表该第一磁芯110与该第二磁芯130之间可以相互接触(例如，该第二磁芯130与该第一磁芯110为表面相互接触；或者，代表该第二磁芯130镶嵌在第一磁芯110中，即通过在第一磁芯110的上构造一个凹槽，该凹槽的形状与该第二磁芯130的接触端的形状相一致，该第二磁芯130位于该凹槽中，从而与该第一磁芯110接触)。

还例如，d还可以为0至0.5mm之间的一个数值。例如，d＝0.3mm，代表该第二磁芯130与该第一磁芯110之间没有直接接触，而是与该第一磁芯110之间存在0.3mm的间隔。该0.3mm的间隔能够保证该第二磁芯130与该第一磁芯110上的绕制有绕组120的区域为绕组120中产生的磁力线提供差模磁路。

当该第一磁芯110与该第二磁芯130之间存在气隙时，为了保证该第二磁芯130与该第一磁芯110之间能够固定连接，可以在该第一磁芯110与该第二磁芯130之间形成的气隙中填充黏结物(例如，胶水)，从而使得该第二磁芯130与该第一磁芯110之间能够固定连接。

需要说明的是，上述仅以预设的第一阈值为例，对于第一磁芯110和第二磁芯130之间的气隙进行了说明。关于第三磁芯131与第一磁芯110之间的气隙、第三磁芯131与第四磁芯之间的气隙的说明与第一磁芯110与第二磁芯130之间的气隙的说明相似，主要不同体现在预设的第二阈值与预设的第三阈值的取值可能不同。为了简洁，此处不再赘述。

作为示例而非限定，该第二磁芯130与该第一磁芯110之间可以通过胶水粘接的方式与该第一磁芯110固定在一起。

作为示例而非限定，通过调节至少两个绕组120中的任意一个绕组120的匝数，或者，通过调节第一磁芯110的横截面的面积，可以调节该至少两个绕组120与该第一磁芯110之间形成的共模电感量。

可选地，该第一磁芯110为环形结构。

具体地，如图2至图5所示，该第一磁芯110可以为封闭的环形结构的磁芯。当该第一磁芯110为封闭的环形结构的磁芯时，能够提高在第一磁芯110上绕制绕组120时的绕线利用率。

上文中结合图2至图6对本申请的电感结构进行了说明。下面结合图7对本申请的集成电感抑制差模干扰与共模干扰的原理进行说明。

下面以图4中所示的电感结构为例，结合图7对该电感结构抑制差模干扰与共模干扰的原理进行说明。

如图7所示，第一磁芯110为形成共模电感的磁芯，第二磁芯130为形成差模电感的磁芯。绕组1、绕组2以及绕组3依次绕制在第一磁芯110上，其中，电流i1流过绕组1，电流i2流过绕组2，电流i3流过绕组3。三个绕组120的绕线方向一致，电流i1、电流i2和电流i3的方向在图7中通过箭头进行了标示。

l1、l2、l3分别为绕组1、绕组2、绕组3的自感系数，m12为绕组1与绕组2之间的互感系数、m23为绕组2与绕组3之间的互感系数、m13为绕组1与绕组3之间的互感系数。其中，l1＝l2＝l3＝l，m12＝m23＝m13＝m，且m<l。

i1c、i2c、i3c分别代表流过绕组1、绕组2、绕组3的共模电流，其中，i1c＝i2c＝i3c＝(i1+i2+i3)/3；i1d、i2d、i3d分别代表流过绕组1、绕组2、绕组3的差模电流，其中，i1d＝i1-(i1+i2+i3)/3，i2d＝i2-(i1+i2+i3)/3，i3d＝i3-(i1+i2+i3)/3。

下面以绕组1为例，对抑制共模电流与差模电流的原理进行说明。

当绕组1上流过差模电流时，此时，绕组1上产生的感应电动势为v1，且v1＝l1*(di1d/dt)-m*(di2d/dt)-m*(di3d/dt)＝l*(di1d/dt+mdi2d/dt+mdi3d/dt)＝(l-m)*di1d。因此，可以看出，绕组1对在其上产生的差模电流的感抗为l-m，即，绕组1对在其上产生的差模电流有抑制作用。即，通过该第一磁芯110与该至少两个绕组120中的每一个绕组之间形成的共模电感对流经该至少两个绕组120中的每一个绕组的共模电流产生感抗，抑制该共模电流。

同理，绕组2和绕组3对差模电流的抑制原理与绕组1相同，为了简洁，此处不再赘述。

当绕组1上流过共模电流时，此时，绕组1上产生的感应电动势为v1，且v1＝l1*(di1c/dt)+m*(di2c/dt)+m*(di3c/dt)＝(l+2m)*di1c。因此，可以看出，绕组1对在其上产生的共模电流的感抗为l+2m，即，绕组1对在其上产生的共模电流有抑制作用。即，通过该第二磁芯130和该至少两个绕组120中的每一个绕组之间形成的差模电感对流经该至少两个绕组120中的每一个绕组的差模电流产生感抗，抑制该差模电流。

同理，绕组2和绕组3对差模电流的抑制原理与绕组1相同，为了简洁，此处不再赘述。

应理解，上述仅以图4中所示的电感结构为例，对差模电流与共模电流的抑制原理进行了说明。其中，图2至图3中所示的电感结构对差模电流与共模电流的抑制原理与图4中所示的电感结构的抑制原理相同，为了简洁，此处不再赘述。

因此，本申请提供的集成电感，通过使第一磁芯110与第二磁芯130共用一副绕组120，即只在第一磁芯110上绕制至少两个绕组120，第一磁芯110与该至少两个绕组120构成共模电感，第二磁芯130与绕制在第一磁芯110上的至少两个绕组120之间构成差模电感。从而在保证抑制差模电流与共模电流的前提下，降低绕组的铜损，从而降低绕组的铜损对变换器系统效率产生的影响，提升变换器的系统效率。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。