流水线模数转换器输入共模误差前馈补偿电路的制作方法

文档序号:11146758阅读:529来源:国知局
流水线模数转换器输入共模误差前馈补偿电路的制造方法与工艺

本发明涉及一种前馈补偿电路,尤其是一种流水线模数转换器输入工模误差前馈补偿电路,具体地说是一种对电荷域流水线模数转换器中输入共模误差前馈的监测与补偿电路,属于流水线模数转换器的技术领域。



背景技术:

随着数字信号处理技术的不断发展,电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量,需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制,因而,模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域,系统要求模数转换器同时具有非常高的采样速率和分辨率;这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率,其功耗还应该最小化。

目前,能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构,每一级使用低精度的基本结构的模数转换器,输入信号经过一级级的处理,最后由每级的结果组合生成高精度的输出。流水线结构模数转换器的基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中,因此,在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中,采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器;模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此,该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度,成为该类模数转换器性能提高的主要限制瓶颈,并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平,最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器,该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中,信号以电荷包的形式表示,电荷包的大小代表不同大小的信号量,不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

如图1所示为一种可以采用的电荷域采样保持电路,该电路包括电荷传输控制开关(BCT)、通用MOS开关、采样电容Cs和控制电路工作的时钟。这里以最简单的采样和保持两相时钟说明电路的工作原理,实际电路的工作控制时钟将复杂得多。在采样时钟相位有效时,输入电压信号通过开关Kts输入,将输入电压Vinp和Vinn连接到采样电容Cs的顶极板,采样电容Cs的底板通过开关Kbs连接到共模电压Vcmi,输入电压就以一定量电荷的形式存储在采样电容Cs上;保持时钟相位有效时,采样电容Cs的顶极板通过开关Kth连接到共模电压Vcmi,采样电容Cs的底极板通过电荷传输控制开关Kcth将前半时钟相位采样得到的电荷包传输给第一级子级流水线电路,完成采样保持功能。

整个采样保持过程中,输入全差分电压信号大小分别为Vinp和Vinn,输出对应电荷包大小为Qp和Qn,在理想情况下它们之间具有如下关系式:

其中:Cs为采样电容大小;Vcmi为基准共模复位信号,与输入信号大小无关;Vop/Von为输出基准共模复位信号,与输入信号大小无关。

通过上式可以看出,在理想情况下采样保持电路得到的差分电荷包Qd的大小与输入全差分电压信号Vd大小成正比关系。同样在理想情况下,输入共模电压信号保持不变,输出共模电压信号也保持不变,这样电荷域采样保持电路所得到的共模输出电荷Qcm就保持不变。

实际电路中,全差分输入信号一般是通过单端信号经片外输入采样耦合电路处理得到相位差180°的差分互补信号。由于该输入采样耦合电路存在各类非理想特性,其输出的差分互补信号的共模电平会出现一定幅度的波动,同时其输出差分信号的相位差也会出现一定的误差,这样ADC输入全差分信号就可能会存在一定的共模偏移误差。对于高动态性能的ADC来说,这种输入信号所引起的共模误差的影响必须被消除或补偿。对于采用传统的开关电容技术的流水线模数转换器电路来说,其输入采样保持电路会使用一个高增益、宽带宽OTA电路来保证电路的速度和精度,只要设计OTA的共模抑制比达到ADC的精度要求,上述由于片外非理想特性所带来的共模偏移误差的影响完全可以控制在ADC精度要求内。而对于图1中所示的电荷域采样保持电路,由于取消了高增益运算放大器的使用,输入共模电压信号的变化将会直接影响输出共模电荷量Qcm,即电路没有任何共模抑制能力。因此,为提高电荷域流水线模数转换器的动态性能,必须提供一种对上述电荷域采样保持电路中由于输入信号所引起的共模误差进行补偿的电路。

公开号为CN101882929A的文件提出了一种针对输入共模误差的数模混合补偿技术,以解决输入信号所引起的共模误差对电荷域ADC性能的影响。但是采用该技术需要采用大规模的数字控制电路和时序设计,在芯片上实现时需要占用很大的硬件资源。



技术实现要素:

本发明的目的是克服现有技术中存在的不足,提供一种流水线模数转换器输入共模误差前馈补偿电路,其有效克服输入差分信号共模误差对现有电荷域流水线模数转换器的动态性能的限制,能提高电荷域流水线模数转换器的动态性能,降低硬件资源的占用。

按照本发明提供的技术方案,所述流水线模数转换器输入共模误差前馈补偿电路,包括:

输入共模误差检测电路,用于对输入信号的共模电平进行检测并进行处理,得到输入共模信号的误差量;

可编程共模补偿产生电路,用于根据输入共模误差量产生共模补偿控制电压VFF

共模调整电路,能根据共模补偿控制电压VFF调整下一级电荷域子级电路的共模电荷量。

还包括两相不交叠的第一时钟Φ1和第二时钟Φ2进行;

所述输入共模误差检测电路同时与第一时钟Φ1和第二时钟Φ2连接,所述可编程共模补偿产生电路与第二时钟Φ2连接;

输入共模误差检测电路在第一时钟Φ1有效时,对第N级流水线子级电路的共模电平进行检测,以得到第N级流水线子级电路的共模电平,并将所述共模电平与基准共模电平进行比较,以得到共模信号的误差量,在第二时钟Φ2有效时将所述共模误差量传输给可编程共模补偿产生电路;

可编程共模补偿产生电路在第二时钟Φ2有效时,根据接收到的共模误差量产生共模补偿控制电压VFF,并将共模补偿控制电压VFF输出共模调整电路;

共模调整电路根据共模补偿控制电压VFF调整第N+1级电荷域子级电路的共模电荷量;

其中N为任意正整数。

输入共模误差检测电路包括第一电荷检测器、第二电荷检测器、第三电荷检测器以及第四电荷检测器,所述第一电荷检测器的输入端接收电荷信号QoutN,P,第二电荷检测器的输入端与基准信号Rp连接,第三电荷检测器的输入端与基准信号Rn连接,第四电荷检测器的输入端接收电荷信号QoutN,N,第一电荷检测器的时钟端以及第四电荷检测器的时钟端与第二时钟Φ2连接,第二电荷检测器的时钟端以及第三电荷检测器的时钟端均与第一时钟Φ1连接;

第一电荷检测器的输出端与相控开关K1的一端连接,第二电荷检测器的输出端与相控开关K2的一端连接,第三电荷检测器的输出端与相控开关K3的一端连接,第四电荷检测器的输出端与相控开关K4的一端连接,相控开关K1的另一端、相控开关K2的另一端均与电容C1的一端连接,相控开关K3的另一端以及相控开关K4的另一端均与电容C2的一端连接;相控开关K2、相控开关K3的开关状态受第一时钟Φ1控制,相控开关K1、相控开关K4的开关状态受第二时钟Φ2控制;电容C1的另一端与相控开关K5的一端以及全差分运算放大器的同相端连接,电容C2的另一端与相控开关K6的一端以及全差分运算放大器的反相端连接,相控开关K5的另一端与相控开关K6的另一端连接,以得到电压Vset;相控开关K5、相控开关K6的开关状态均受第一时钟Φ1控制。

所述第四电荷检测器包括MOS管M1、MOS管M2以及MOS管M3,其中,MOS管M1的源极端接地,MOS管M1的漏极端与MOS管M2的源极端连接,MOS管M2漏极端与MOS管M3的源极端连接,MOS管M3的漏极端与电源连接,MOS管M3的栅极端与荷信号QoutN,N连接,MOS管M2的栅极端与第二时钟Φ2连接,MOS管M1的栅极端与电压Vb连接,MOS管M1的源极端与MOS管M2的漏极端相互连接后形成输出端。

所述可编程共模补偿产生电路包括PMOS电流镜电路、差分输入对、电流镜偏置电路以及M位可编程DAC电路;

所述PMOS电流镜电路包括MOS管M9及MOS管M10,MOS管M9以及MOS管M10均可以采用PMOS管。所述MOS管M9的栅极端与MOS管M9的漏极端、MOS管M10的栅极端相连,MOS管M9、MOS管M10的源极端相互连接后接电源;MOS管M9的栅极端、MOS管M9的漏极端均与复位MOS管Ms1的漏极端相连,MOS管M10的漏极端与复位MOS管Ms2的漏极端相连;复位MOS管Ms1的栅极端、复位MOS管Ms2的栅极连接到第二时钟Φ2

所述差分输入对包括MOS管M11及MOS管M12;所述MOS管M11的漏极端与复位MOS管Ms1的源极端相连;所述MOS管M12的漏极端与复位MOS管Ms2的源极端相连;MOS管M11的栅极端与输入共模误差检测电路(1)输出的电压Vip连接,MOS管M12的栅极端与输入共模误差检测电路(1)输出的电压Vin连接;MOS管M10的漏极端与复位MOS管Ms2的漏极端连接后,形成共模补偿控制电压VFF的输出端;

所述电流镜偏置电路包括MOS管M5、MOS管M6、MOS管M7以及MOS管M8;其中,所述MOS管M11的源极端通过第一源极电阻R1与MOS管M5的漏极端相连,且MOS管M12的源极端通过第二源极电阻R2与MOS管M5的漏极端相连;MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的源极端相连,MOS管M6的源极端接地,MOS管M5的栅极端与MOS管M8的源极端、MOS管M8的漏极端相连,MOS管M8的源极端接地,MOS管M8的源极端还与电流信号Ib1连接;MOS管M6的漏极端、MOS管M5的源极端与M位可编程DAC电路的输出端连接,MOS管M6的栅极端与MOS管M7的栅极端、MOS管M7的漏极端连接,MOS管M7的源极端接地,MOS管M7的漏极端还接电流信号Ib2。

所述共模调整电路包括调整NMOS管M1FF和调整NMOS管M2FF,调整NMOS管M1FF的栅极端、调整NMOS管M2FF的栅极端均连接共模补偿控制电压VFF,调整NMOS管M1FF的源极端、调整NMOS管M2FF的源极端均连接到地,调整NMOS管M1FF的漏极端、调整NMOS管M2FF的漏极端分别形成共模调整输出点Vcm1、共模调整输出点Vcm2

本发明的优点:输入共模误差检测电路用于对输入信号的共模电平进行检测并进行处理,得到输入共模信号的误差量;可编程共模补偿产生电路用于根据输入共模误差量产生共模补偿控制电压VFF;共模调整电路的作用在根据共模补偿控制电压VFF调整下一级电荷域子级电路的共模电荷量,从而能够自动检测全差分结构电荷域流水线模数转换器中由于输入信号共模信号非理想特性所引起的共模误差,并对该共模误差进行补偿,以克服输入差分信号共模误差对现有电荷域流水线模数转换器的动态性能的限制问题,进一步提高现有电荷域流水线模数转换器的转换性能。

附图说明

图1为现有电荷域采样保持电路的电路原理图。

图2为本发明的结构框图。

图3为本发明输入共模误差检测电路的电路原理图。

图4为本发明可编程共模补偿产生电路的电路原理图。

图5为本发明共模调整电路的电路原理图。

图6为本发明在1.5bit/级流水线电路中的一种具体应用示意图。

图7为本发明共模调整电路对BCT传输电荷调整的电路示意图。

图8为本发明在电荷域流水线ADC电路中的一种具体应用示意图。

附图标记说明:1-输入共模误差检测电路、2-可编程共模补偿产生电路、3-共模调整电路、4-第一电荷检测器、5-N位可编程DAC电路、6-输入共模误差前馈补偿电路、7-BCT电路、8-时钟产生及驱动电路、9-高速采样保持电路、10-第一级电荷域2.5位子级电路、11-第二级电荷域2.5位子级电路、12-电荷域1.5位子级电路、13-电荷域三位全并行ADC电路、14-第二电荷检测器、15-第三电荷检测器、16-第四电荷检测器以及17-全差分运算放大器。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2所示:为了能有效克服输入差分信号共模误差对现有电荷域流水线模数转换器的动态性能的限制,能提高电荷域流水线模数转换器的动态性能,本发明的输入共模误差前馈补偿电路6包括输入共模误差检测电路1、可编程共模补偿产生电路2和共模调整电路3;其中,输入共模误差检测电路1用于对输入信号的共模电平进行检测并进行处理,得到输入共模信号的误差量;可编程共模补偿产生电路2用于根据输入共模误差量产生共模补偿控制电压VFF;共模调整电路3的作用在根据共模补偿控制电压VFF调整下一级电荷域子级电路的共模电荷量。

本发明的输入共模误差前馈补偿电路6电路可以工作在电荷域流水线ADC中采样保持电路和第一级流水线子级电路之间,以及任意相邻的两级流水线子级电路之间。输入共模误差检测电路1需要二相不交叠的第一时钟Φ1和第二时钟Φ2进行控制,可编程共模补偿产生电路2需要第二时钟Φ2进行控制。当所述输入共模误差前馈补偿电路6被应用于任意相邻两级流水线子级电路之间时,其工作原理为:输入共模误差检测电路1在第一时钟Φ1有效时,对第N级流水线子级电路的共模电平进行检测得到第N级流水线子级电路的共模电平,并将该共模电平与基准共模电平进行比较处理得到共模信号的误差量,并在第二时钟Φ2有效时,将该共模误差量传输给可编程共模补偿产生电路2;可编程共模补偿产生电路2在第二时钟Φ2有效时根据接收到的共模误差量产生共模补偿控制电压VFF,并将共模补偿控制电压VFF输出共模调整电路3;共模调整电路3根据共模补偿控制电压VFF调整第N+1级电荷域子级电路的共模电荷量。

一般地,对于电荷信号的采样,若采用传统的开关电容电压采样,则MOS采样开关管的一端会直接连接到差分电荷存储节点,一旦采样开关另外一端存在一个电荷注入和泄放通道,则差分电荷存储节点上所存储的电荷会通过MOS采样开关管和采样开关另外一端的电路发生电荷分享作用,使差分电荷存储节点上的电荷信号QoutN,P和电荷信号QoutN,N发生变化,从而引起检测误差。图3为本发明输入共模误差检测电路1的一种实现方式,其采用全差分结构实现。

为避免该检测误差,本发明的输入共模误差检测电路1包括第一电荷检测器4、第二电荷检测器14、第三电荷检测器15以及第四电荷检测器16,所述第一电荷检测器4的输入端接收电荷信号QoutN,P,第二电荷检测器14的输入端与基准信号Rp连接,第三电荷检测器15的输入端与基准信号Rn连接,第四电荷检测器16的输入端接收电荷信号QoutN,N,第一电荷检测器4的时钟端以及第四电荷检测器16的时钟端与第二时钟Φ2连接,第二电荷检测器14的时钟端以及第三电荷检测器15的时钟端均与第一时钟Φ1连接。

第一电荷检测器4的输出端与相控开关K1的一端连接,第二电荷检测器14的输出端与相控开关K2的一端连接,第三电荷检测器15的输出端与相控开关K3的一端连接,第四电荷检测器16的输出端与相控开关K4的一端连接,相控开关K1的另一端、相控开关K2的另一端均与电容C1的一端连接,相控开关K3的另一端以及相控开关K4的另一端均与电容C2的一端连接。相控开关K2、相控开关K3的开关状态受第一时钟Φ1控制,相控开关K1、相控开关K4的开关状态受第二时钟Φ2控制。电容C1的另一端与相控开关K5的一端以及全差分运算放大器17的同相端连接,电容C2的另一端与相控开关K6的一端以及全差分运算放大器17的反相端连接,相控开关K5的另一端与相控开关K6的另一端连接,以得到电压Vset。相控开关K5、相控开关K6的开关状态均受第一时钟Φ1控制。

本发明实施例中,通过第一电荷检测器4、第二电荷检测器14、第三电荷检测器15以及第四电荷检测器16实现对电荷信号进行检测,保证电荷存储节点不存在电荷注入和泄放通道,实现对电荷信号的准确采样和放大。相控开关K1、相控开关K2、相控开关K3、相控开关K4、相控开关5、相控开关K6、电容C1以及电容C2构成一个共模不敏感高速开关电容差分电压信号采样网络。

第一电荷检测器4、第二电荷检测器14、第三电荷检测器15、第四电荷检测器16分别对电荷信号QoutN,P、基准信号Rp、电荷信号QoutN,N和基准信号Rn进行检测,分别得到电压信号Voutp、电压信号Vp、电压信号Vn以及电压信号Voutn。开关电容差分电压信号采样网络对所得到的电压信号进行进一步的采样,得到差分电压信号Vi+和Vi-,经过全差分运算放大器17放大得到误差信号Vip和Vin。全差分运算放大器17的放大增益为Ad

本发明实施例中,第一电荷检测器4、第二电荷检测器14、第三电荷检测器15以及第四电荷检测器16可以采用相同的结构形式,电荷检测器的实现如图3中虚线框中所示,为一个由时钟控制的源跟随器电路。所述电荷检测器包括MOS管M1、MOS管M2以及MOS管M3,其中,MOS管M1的源极端接地,MOS管M1的漏极端与MOS管M2的源极端连接,MOS管M2漏极端与MOS管M3的源极端连接,MOS管M3的漏极端与电源连接,MOS管M3的栅极端接电荷信号或基准信号,MOS管M2的栅极端用于接收第一时钟Φ1或第二时钟Φ2,MOS管M1的栅极端与电压Vb连接,MOS管M1的源极端与MOS管M2的漏极端相互连接后形成输出端。

以第四电荷检测器16为例,当第二时钟Ф2为高时,电荷信号QoutN,N的变化将会通过源跟随器响应,得到输出电压信号Voutn;当第二时钟Ф2为低时,第四电荷检测器16处于关断不工作状态,输出电压信号Voutn被拉到地。考虑到源跟随器会产生的压降,MOS管M3采用了低阈值NMOS管实现,MOS管M1以及MOS管M2也可采用NMOS管。对于增益为Ad的全差分放大器17,采用现有已非常成熟的差分放大器便可以完成。

如图4所示,本发明中可编程共模补偿产生电路2的一种实现电路原理图。所述可编程共模补偿产生电路2包括PMOS电流镜电路、差分输入对、电流镜偏置电路以及M位可编程DAC电路5。

所述PMOS电流镜电路包括MOS管M9及MOS管M10,MOS管M9以及MOS管M10均可以采用PMOS管。所述MOS管M9的栅极端与MOS管M9的漏极端、MOS管M10的栅极端相连,MOS管M9、MOS管M10的源极端相互连接后接电源;MOS管M9的栅极端、MOS管M9的漏极端均与复位MOS管Ms1的漏极端相连,MOS管M10的漏极端与复位MOS管Ms2的漏极端相连;复位MOS管Ms1的栅极端、复位MOS管Ms2的栅极连接到第二时钟Φ2

所述差分输入对包括MOS管M11及MOS管M12;所述MOS管M11的漏极端与复位MOS管Ms1的源极端相连;所述MOS管M12的漏极端与复位MOS管Ms2的源极端相连;MOS管M11的栅极端与输入共模误差检测电路1输出的电压Vip连接,MOS管M12的栅极端与输入共模误差检测电路1输出的电压Vin连接。MOS管M10的漏极端与复位MOS管Ms2的漏极端连接后,形成共模补偿控制电压VFF的输出端。

所述电流镜偏置电路包括MOS管M5、MOS管M6、MOS管M7以及MOS管M8;其中,所述MOS管M11的源极端通过第一源极电阻R1与MOS管M5的漏极端相连,且MOS管M12的源极端通过第二源极电阻R2与MOS管M5的漏极端相连;MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的源极端相连,MOS管M6的源极端接地,MOS管M5的栅极端与MOS管M8的源极端、MOS管M8的漏极端相连,MOS管M8的源极端接地,MOS管M8的源极端还与电流信号Ib1连接。

MOS管M6的漏极端、MOS管M5的源极端与M位可编程DAC电路5的输出端连接,MOS管M6的栅极端与MOS管M7的栅极端、MOS管M7的漏极端连接,MOS管M7的源极端接地,MOS管M7的漏极端还接电流信号Ib2。M位可编程DAC电路5能够通过外部调整码控制电流输出的大小,M位可编程DAC电路5进行电流输出大小调整的过程为本技术领域人员所所熟知,此处不再赘述。

图5所示,为本发明中共模调整电路3的一种实现,共模调整电路3包括调整NMOS管M1FF和调整NMOS管M2FF,调整NMOS管M1FF的栅极端、调整NMOS管M2FF的栅极端均连接共模补偿控制电压VFF,调整NMOS管M1FF的源极端、调整NMOS管M2FF的源极端均连接到地,调整NMOS管M1FF的漏极端、调整NMOS管M2FF的漏极端分别形成共模调整输出点Vcm1、共模调整输出点Vcm2

图6所示,为本发明的输入共模误差前馈补偿电路6在电荷域流水线ADC中任意相邻两级流水线子级电路之间应用的原理示意图,具体地,通过检测第N级BCT电路7输出共模电荷变化量,并将该共模电荷变化量并实时补偿给第N+1级BCT电路7,使第N+1级BCT电路7和第N级BCT电路7的共模电荷量的变化量保持动态的补偿关系。

输入共模误差前馈补偿电路6的输入端连接基准共模电平VREF、且输入共模误差前馈补偿电路6的其余输入端分别连接第N级电荷域流水线子级电路或者采样保持电路的差分端的两个电荷信号QoutN,P、电荷信号QoutN,N;输入共模误差前馈补偿电路6的时钟端分别连接两相不交叠的第一时钟Φ1和第二时钟Φ2;共模调整输出点Vcm1、共模调整输出点Vcm2分别连接到第N+1级电荷域流水线子级电路中的两个差分处理电荷传输开关的共模电荷调整点。

第一时钟Φ1有效时,输入共模误差前馈补偿电路6对第N级流水线子级电路的共模电平进行检测得到第N级流水线子级电路的共模电平,并将该共模电平与基准共模电平VREF进行比较处理得到共模信号的误差量;在第二时钟Φ2有效时,输入共模误差前馈补偿电路6的共模调整输出点Vcm1和共模调整输出点Vcm2开始有效输出并调整第N+1级电荷域流水线子级电路的共模电荷量;第N+1级电荷域流水线子级电路在第二时钟Φ2有效时工作在采样,接收第N级电荷域流水线子级电路输出的余量电荷;第N级电荷域流水线子级电路在第一时钟Φ1有效时工作在采样相,接收第N-1级电荷域流水线子级电路输出的余量电荷或者采样保持电路的输出。

图7所示,为本发明中共模调整电路3对BCT电路7传输电荷调整的原理示意图。图中,输入共模误差前馈补偿电路6对BCT状态的调整是采用所述共模调整电路3中的NMOS管M1FF在VFF的控制下来实现。由专利号为US2007/0279507A1和公开号为CN102394650A公开内容可知,对于任何一种BCT电路,电荷传输状态的检测由栅极连接到电荷传输节点的电荷传输检测NMOS管M1b完成。所以对于BCT电路来说,若输入共模电荷状态改变,在BCT电荷传输即将关断时刻,MOS管M1b的等效导通电阻必然发生变化,由MOS管M1b、MOS管M2b和MOS管M3b偏置状态决定的G点输出电压状态必然发生改变,引起电荷传输误差。在电荷传输检测NMOS管M1b的漏极Vcm1新增加一个漏极相连、源极接地的NMOS管M1FF之后,G点输出电压将由调整NMOS管M1FF、MOS管M1b、MOS管M2b和MOS管M3b偏置状态决定,假设输入共模电荷状态变化引起MOS管M1b等效阻抗减小,若VFF通过改变调整NMOS管M1FF的偏置电压而使调整NMOS管M1FF等效阻抗进行一定比例的增大,则MOS管M1b和调整NMOS管M1FF的并联等效阻抗仍然可以保持不变,这样G点输出电压状态即可保持不变,反之亦然,这样输入共模电荷变化带来的误差将会被实时动态补偿消除。

图8所示,为本发明的输入共模误差前馈补偿电路6在电荷域流水线ADC中的应用示意图,输入信号处理通道包括用于提供时钟信号的时钟产生及驱动电路8、一个高速采样保持电路9、二级电荷域2.5位子级电路,多级电荷域1.5位子级电路12和最后一级电荷域三位全并行ADC电路13,二级电荷域2.5位子级电路包括第一级电荷域2.5位子级电路10以及第二级电荷域2.5位子级电路11,实际电路中任何一种子级电路组合方式均可以。

具体实施时,采用两个输入共模误差前馈补偿电路6;一输入共模误差前馈补偿电路6被运用于第一级电荷域2.5位子集电路10与第二级电荷域2.5位子级电路11之间,另一输入共模误差前馈补偿电路6被运用于第二级电荷域2.5位子级电路10与邻接的电荷域1.5位子级电路12之间。两个输入共模误差前馈补偿电路6的控制时钟相位相反,对被运用于第一级电荷域2.5位子集电路10与第二级电荷域2.5位子级电路11之间的输入共模误差前馈补偿电路6,其时钟相位和第一级电荷域2.5位子级电路10的相位相同,另一输入共模误差前馈补偿电路6的时钟相位和电荷域1.5位子级电路12的相位相同。

本发明实施例中,输入共模误差前馈补偿电路6在具体电荷域流水线ADC中应用时,可根据电路的精度和硬件开销灵活折衷选择电路使用个数。由于电荷域流水线ADC工作需要二相不交叠时钟控制,输入共模误差前馈补偿电路6需要二相不交叠的第一时钟Φ1和第二时钟Φ2进行控制。当被使用在第N级和N+1级流水线子级电路之间时,输入共模误差前馈补偿电路6的时钟相位和第N级流水线子级电路的时钟相位相同;当被使用在采样保持电路和第一级流水线子级电路之间时,输入共模误差前馈补偿电路6的时钟相位和采样保持电路的时钟相位相同。

以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1