齐纳二极管的制作方法
【技术领域】
[0001]本实用新型属于半导体技术领域，尤其涉及一种齐纳二极管。
【背景技术】
[0002]齐纳二极管，又叫稳压二极管，是一种直到临界反向击穿电压前都具有很高电阻的半导体器件，在这临界击穿点上，反向电阻降低到一个很小的数值，在这个低阻区中电流增加而电压则保持恒定，齐纳二极管是根据击穿电压来分档的，因为这种特性，齐纳二极管主要被作为稳压器或电压基准元件使用，串联起来以便在较高的电压上使用，通过串联就可获得更高的稳定电压。
[0003]但是BCD半导体工艺中的齐纳二极管是低压器件，可以实现低压信号的钳位作用，但无法实现高压信号的钳位作用。如图1所示，三个齐纳二极管均是5V的低压齐纳二极管，将它们串联起来却不能实现15V的钳位作用，是因为这三个齐纳管都是做在低压N阱上，低压N阱的掺杂浓度较高，其与P阱的击穿电压只有5V，当输入15V电压时，第一个齐纳二极管就被击穿了。
【实用新型内容】
[0004]本实用新型实施例的目的在于提供一种齐纳二极管，以解决现有BCD工艺中的齐纳二极管无法实现高压信号钳位的问题。
[0005]本实用新型实施例是这样实现的，一种齐纳二极管，包括半导体衬底，位于所述半导体衬底两端的外延层，位于所述半导体衬底上的低压阱，以及位于所述低压阱上的有源区，所述有源区到所述低压阱的侧壁的距离为0.4-1.2um。
[0006]进一步地，当所述半导体衬底为P型半导体衬底时，所述外延层为P型外延层，所述低压阱为低压N阱，所述有源区为N+有源区。
[0007]进一步地，所述N+有源区到所述低压N阱的侧壁的距离为1.2um。
[0008]进一步地，所述低压N阱与所述P型半导体衬底之间设有高压N阱，所述高压N阱的掺杂浓度低于所述低压N阱的掺杂浓度。
[0009]进一步地，当所述半导体衬底为N型半导体衬底时，所述外延层为N型外延层，所述低压阱为低压P阱，所述有源区为P+有源区。
[0010]进一步地，所述P+有源区到所述低压P阱的侧壁的距离为1.2um。
[0011 ] 进一步地，所述低压P阱与所述N型半导体衬底之间设有高压P阱，述高压P阱的掺杂浓度低于所述低压P阱的掺杂浓度。
[0012]本实用新型提供了一种齐纳二极管，通过扩大有源区到低压阱的侧壁之间的距离和在所述低压阱与半导体衬底之间设置高压阱的方式提高齐纳二极管的耐压值，实现了高压信号的钳位。
【附图说明】
[0013]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是现有B⑶工艺中的齐纳二极管串联图；
[0015]图2是本实用新型实施例提供的齐纳二极管的结构图。
【具体实施方式】
[0016]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0017]如图2所示，本实用新型实施例提供一种齐纳二极管10，所述齐纳二极管10可用于BCD半导体工艺中，具体的，所述齐纳二极管10包括半导体衬底(图未标)，位于所述半导体衬底两端的外延层11，位于所述半导体衬底上的低压阱12，以及位于所述低压阱12上的有源区13，其特征在于，所述有源区13到所述低压阱12的侧壁之间的距离a为
0.4-1.2um。
[0018]齐纳二极管的PN节所在的阱间距越多，击穿电压越高，这是因为在PN节两端加同样电压的情况下，阱间距越大，电场强度就越小。现有技术中，基于BCD工艺的齐纳二极管上的有源区到低压阱的侧壁之间的距离一般为0.4um。本实用新型实施例的所述齐纳二极管10通过扩大此距离a的方式提高齐纳二极管的耐压值，可以实现高压信号的钳位。
[0019]进一步地，所述低压阱与所述半导体衬底之间设有高压阱14，所述高压阱14的掺杂浓度低于所述低压阱12的掺杂浓度。
[0020]由于杂浓度越低，击穿电压越高。现有技术中外延层和低压阱的掺杂浓度都相对较高，所以击穿电压也较低。而本实施例通过设置高压阱14来降低掺杂浓度，从而提高耐压值。
[0021 ] 在其中一个实施例中，所述半导体衬底为P型半导体衬底。
[0022]对应地，所述外延层11为P型外延层，所述低压阱12为低压N阱，所述有源区13为N+有源区。
[0023]进一步地，所述N+有源区到所述低压N阱的侧壁的距离a (低压N阱相对于所述N+有源区的扩展距离)为1.2um。
[0024]进一步地，所述低压N阱与所述半导体衬底之间设有高压N阱14，所述高压阱14的掺杂浓度低于所述低压阱12的掺杂浓度。
[0025]现有技术中的齐纳二极管的N阱是低压N阱，低压N阱掺杂浓度比高压N阱要高，所以从低压N阱到P型外延层的耐压较低，同时由于低压N阱到P型外延层的掺杂浓度都相对较高，所以击穿电压也相对较低。
[0026]在另一个实施例中，当所述半导体衬底为N型半导体衬底。
[0027]对应地，所述外延层11为N型外延层，所述低压阱12为低压P阱，所述有源区13为P+有源区。
[0028]进一步地，所述高压阱14为高压P阱，所述高压P阱的掺杂浓度低于所述低压P阱的掺杂浓度。
[0029]进一步地，所述P+有源区到所述低压P阱的侧壁的距离为1.2um。
[0030]以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本实用新型由所提交的权利要求书确定的专利保护范围。
【主权项】
1.一种齐纳二极管，包括半导体衬底，位于所述半导体衬底两端的外延层，位于所述半导体衬底上的低压阱，以及位于所述低压阱上的有源区，其特征在于，所述有源区到所述低压阱的侧壁的距离为0.4-1.2um。
2.如权利要求1所述的齐纳二极管，其特征在于，当所述半导体衬底为P型半导体衬底时，所述外延层为P型外延层，所述低压阱为低压N阱，所述有源区为N+有源区。
3.如权利要求2所述的齐纳二极管，其特征在于，所述N+有源区到所述低压N阱的侧壁的距离为1.2um。
4.如权利要求2或3所述的齐纳二极管，其特征在于，所述低压N阱与所述P型半导体衬底之间设有高压N阱，所述高压N阱的掺杂浓度低于所述低压N阱的掺杂浓度。
5.如权利要求1所述的齐纳二极管，其特征在于，当所述半导体衬底为N型半导体衬底时，所述外延层为N型外延层，所述低压阱为低压P阱，所述有源区为P+有源区。
6.如权利要求5所述的齐纳二极管，其特征在于，所述P+有源区到所述低压P阱的侧壁的距离为1.2um。
7.如权利要求5或6所述的齐纳二极管，其特征在于，所述低压P阱与所述N型半导体衬底之间设有高压P阱，所述高压P阱的掺杂浓度低于所述低压P阱的掺杂浓度。
【专利摘要】本实用新型适用于半导体技术领域，提供了一种齐纳二极管，包括半导体衬底，位于所述半导体衬底两端的外延层，位于所述半导体衬底上的低压阱，以及位于所述低压阱上的有源区，所述有源区到所述低压阱的侧壁的距离为0.4-1.2um。本实用新型实施例的齐纳二极管通过扩大有源区到低压阱的侧壁之间的距离以及在所述低压阱与半导体衬底之间设置高压阱的方式提高齐纳二极管的耐压值，实现了高压信号的钳位。
【IPC分类】H01L29-866
【公开号】CN204516773
【申请号】CN201520102638
【发明人】王春来, 操小莉
【申请人】深圳市麦积电子科技有限公司
【公开日】2015年7月29日
【申请日】2015年2月12日