一种磁路构造的叠层功率电感的制作方法
【技术领域】
[0001]本实用新型涉及一种电感，尤其涉及一种由新型磁路构造的叠层功率电感。
【背景技术】
[0002]现有功率电感中，一体成型电感虽然负载能力较强，但自动化程度不够，生产效率不高。不能满足现代通信、计算机、电子办公设备、汽车电子系统、军事电子装置以及电磁兼容(EMC)等需求，开发更小尺寸、性能更优越、转换效率更高、抗电磁干扰能力更强的叠层功率电感器是目前叠层功率电感的主要发展方向。
[0003]叠层片式电感器(MLCI)作为表面组装电路中最重要的三大无源元件之一。随着近几年电子设备不断朝小型化、轻型化、高性能的方向发展，对叠层片式电感器的要求也越来越高。叠层功率电感正是应这种需求而发展的新产品。叠层功率电感主要应用于DC-DC及AC-DC等开关电源电路中作为储能和滤波使用。如图1所示，是目前叠层功率电感采用最多的设计方案，内部线圈21 '采用7/8或者3/4网，类似倒圆角的长方形。虽然这种方案在有效面积得于增大，但在电流通过电路时，由于转角过多过大，电流发生发射，恶化了电感器的性能，导致Q值很低、寄生磁路增多。此外，由于材料和设计及工艺等限制，现有的叠层功率电感其负载电流能力相对于一体成型电感较差。
【发明内容】
[0004]鉴于上述现有技术的不足，本实用新型的目的在于提供一磁路构造的叠层功率电感，旨在解决现有层叠电感负载能力差、电感品质低等问题。
[0005]本实用新型的技术方案如下:
[0006]—种磁路构造的叠层功率电感，包括:
[0007]机体，所述机体为采用非金属磁性材料构成的外壳；
[0008]电感线圈，所述电感线圈位于所述机体内部，所述电感线圈采用层叠片式结构由多片单层线圈叠加而成，在每两片相邻的所述线圈之间设有绝缘磁性材料层；其中，每片所述线圈转弯过渡段轨迹为圆滑曲线。
[0009]所述的磁路构造的叠层功率电感，其中，所述绝缘材料层内部还包括与所述绝缘磁性材料层共烧的非磁性绝缘材料层。
[0010]所述的磁路构造的叠层功率电感，其中，每片所述线圈呈不封闭的圆形。
[0011]所述的磁路构造的叠层功率电感，其中，每片所述线圈呈不封闭的椭圆形。
[0012]所述的磁路构造的叠层功率电感，其中，所述绝缘磁性材料层为铁氧体层。
[0013]所述的磁路构造的叠层功率电感，其中，每片所述线圈为印刷在绝缘磁性材料层表面的银薄膜构成。
[0014]所述的磁路构造的叠层功率电感，其中，所述非磁性绝缘材料层为陶瓷层。
[0015]所述的磁路构造的叠层功率电感，其中，相间隔的两个所述铁氧体层内均设有陶瓷层。
[0016]所述的磁路构造的叠层功率电感，还包括端电极，所述端电极分别与线圈的输入立而及输出2而连接。
[0017]本实用新型给出的磁路构造的叠层功率电感，通过将线圈设计成椭圆形状，当电流通过线圈时，由于电流通过的轨道成圆弧形状，不存在大角度的转角，减少了对电流的阻碍，增加了电流流通密度，使得电流反射和内部损耗减少。这样有利于提高器件的品质因素。同时，在铁氧体内部加入非磁性绝缘材料层的陶瓷层对磁感线造成阻碍作用，降低了电感线圈整体的有效磁导率，从而减低穿过其中的磁场强度，延迟达到磁饱和，有利提高器件的负载电流。
【附图说明】
[0018]图1为现有技术中叠层功率电感中电感线圈的结构示意图；
[0019]图2为本实用新型实施例中，叠层功率电感的整体结构示意图；
[0020]图3为本实用新型实施例中，电感线圈的机构示意图；
[0021]图4为本实用新型实施例中，铁氧体层的结构示意图；
【具体实施方式】
[0022]本实用新型提供一种磁路构造的叠层功率电感，为使本实用新型的目的、技术方案及效果更加清楚、明确，以下对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0023]本实用新型提供的磁路构造的叠层功率电感，如图2所示，包括机体1，位于机体1内的电感线圈2 ;其中，机体1是采用非金属磁性材料构成的外壳，电感线圈2位于机体1内部，如图3所示，电感线圈2采用叠层片式结构由多片单层线圈21叠加而成，在每两片相邻的线圈21之间设有绝缘磁性材料层。组成电感线圈2的每片单独的线圈21其转弯过渡段轨迹为圆滑曲线。
[0024]采用这样的机构设计，当电流通过电感线圈2时，由于单片线圈21转弯处轨迹为圆滑曲线，因而不存在较大的转角，电流不会产生发射及寄生磁路增多等现象，极大地提高了电感的工作质量。
[0025]进一步地，为了提高直流偏特性，延迟电感线圈2达到磁饱和，在绝缘磁性材料层中间还设有一层与绝缘磁性材层共烧的非磁性绝缘材料层。
[0026]较佳的，绝缘磁性材料层优选经外磁场磁化以后，即使在较大的反向磁场作用下，仍能保持一部或大部原磁化方向的永磁材料，本实施例中，如图3及图4所示，优选的采用铁氧体材料，即绝缘磁性材料层具体为铁氧体层3。非磁性绝缘材料层采用耐高温且磁导率低的绝缘材料，本实施例中，优选的采用陶瓷材料，即，非磁性绝缘材料层具体为磁导率近似1的陶瓷层4。具体地，在铁氧体层3中间加入陶瓷层4共烧，这样就使穿过整个电感线圈2的磁场强度大大降低，从而延缓了电感线圈2达到磁饱和。
[0027]进一步地，如图3所示，当电感线圈2负载电流较大的环境下工作，可以在每层铁氧体层3内均加入陶瓷层4，这样就更大程度的降低了电感线圈2整体的有效磁导率。而当电感工作环境在电感线圈2电流负载相对较低的情况下，可以在相间隔的铁氧体层3内加入陶瓷层4，例如，加入陶瓷层3的两片铁氧体层4中间可以间隔一层或多层没有加入陶瓷层4的铁氧体层4，这样就能使电感线圈2整体有效磁导率降低程度相对较小，而当需要达到磁饱和的时候，通过外加直流偏置产生磁场时，外加直流电流大小要求就相对较低。
[0028]进一步地，如图3所示，线圈21采用在铁氧体层3表面印刷银薄膜，再经烧银结晶制成的椭圆形或圆形不封闭形状的导电薄膜，其占圆周角度的3/4或7/8，具体开口大小根据制备该线圈21的模具而定。再将多层线圈21叠加，使相邻的两片线圈21之间由铁氧体层3相间隔开。当然，在本实用性其他实施例中，线圈21还可以设置成两侧为两条平行直线，直线两端为椭圆弧或圆弧围成的长圆形，只要满足外形不出现大角度的转角的圆滑曲面的线圈均可。在制备第一片及最后一片所述线圈21时，在线圈21的接线端分别印刷端电极24，即，在电感线圈2的输入端及输出端分别向外侧印刷银薄膜作为端电极24，用于与外电路连接。
[0029]进一步地，如图3所示，相邻的两片线圈21首尾相接处，通过银焊点触点22电性连接，每片铁氧体层3上下对应设置有用于连接上下点击线圈的银柱23。
[0030]本实用新型给出的磁路构造的叠层功率电感，通过将线圈设计成椭圆形状，当电流通过线圈时，由于电流通过的轨道成圆弧形状，不存在大角度的转角，减少了对电流的阻碍，增加了电流流通密度，使得电流反射和内部损耗减少。这样有利于提高器件的品质因素。同时，在铁氧体内部加入非磁性绝缘材料层的陶瓷层对磁感线造成阻碍作用，降低了整个电感线圈的有效磁导率，从而降低了穿过其中的磁场强度，改变原来磁路，延迟达到磁饱和，有利提尚器件的负载电流。
[0031]以上内容是结合具体的实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
【主权项】
1.一种磁路构造的叠层功率电感，包括: 机体，所述机体为采用非金属磁性材料构成的外壳； 电感线圈，所述电感线圈位于所述机体内部，所述电感线圈采用层叠片式结构由多片单层线圈叠加而成，在每两片相邻的所述线圈之间设有绝缘磁性材料层；其特征在于，每片所述线圈转弯过渡段轨迹为圆滑曲线。2.根据权利要求1所述的磁路构造的叠层功率电感，其特征在于，所述绝缘材料层内部还包括与所述绝缘磁性材料层共烧的非磁性绝缘材料层。3.根据权利要求1所述的磁路构造的叠层功率电感，其特征在于，每片所述线圈呈不封闭的椭圆。4.根据权利要求1所述的磁路构造的叠层功率电感，其特征在于，每片所述线圈呈不封闭的圆形。5.根据权利要求2所述的磁路构造的叠层功率电感，其特征在于，所述绝缘磁性材料层为铁氧体层。6.根据权利要求1所述的磁路构造的叠层功率电感，其特征在于，每片所述线圈为印刷在绝缘磁性材料层表面的银薄膜构成。7.根据权利要求2或5所述的磁路构造的叠层功率电感，其特征在于，所述非磁性绝缘材料层为陶瓷层。8.根据权利要求7所述的磁路构造的叠层功率电感，其特征在于，相间隔的两个所述铁氧体层内设有陶瓷层。9.根据权利要求1-6任一所述的磁路构造的叠层功率电感，其特征在于，还包括端电极，所述端电极分别与线圈的输入端及输出端连接。
【专利摘要】本实用新型公开一种磁路构造的叠层功率电感，包括：机体，所述机体为采用非金属磁性材料构成的外壳；电感线圈，所述电感线圈位于所述机体内部，所述电感线圈采用层叠片式结构由多片单层线圈叠加而成；其中，每片所述线圈转弯过渡段轨迹为圆滑曲线。本实用新型给出的磁路构造的叠层功率电感，通过将线圈设计成椭圆形状，当电流通过线圈时，由于电流通过的轨道成圆弧形状，不存在大角度的转角，减少了对电流的阻碍，增加了电流流通密度，使得电流反射和内部损耗减少。这样有利于提高器件的品质因素。同时，在铁氧体内部加入非磁性绝缘材料层的陶瓷层对磁感线造成阻碍作用，降低电感线圈整体的有效磁导率，延迟达到磁饱和，有利提高器件的负载电流。
【IPC分类】H01F27/28, H01F27/32, H01F17/00
【公开号】CN205039047
【申请号】CN201520419569
【发明人】朱勇, 张冲
【申请人】深圳市高斯博电子科技有限公司
【公开日】2016年2月17日
【申请日】2015年6月17日