专利名称：开关频率变化的功率因数校准电路及方法
技术领域：
本发明主要涉及集成电路，并尤其涉及集成的功率因数校准电路。
背景技术：
照明器材以及其他电气系统具有低功率因数，因为它们只在交流电(AC)电源的峰值电压附近抽取电流，而不是在整个交变周期内进行。对于处在某指定配电网络中的所有用户而言，电压峰值同时出现，从而造成一种聚合效应，使得电网发电机在电压峰值附近要承载高电流，而在其他时候电流很小甚至没有电流。这种负荷会造成电源电压的谐波畸变、三相配电网络中的高中性线电流，还可能导致利用该电源进行工作的设备工作异常。为了避免这种线路失真，地方事业公司就不得不加大他们的配电网络，这就需要大笔的资金投入。
一些政府试图通过要求系统制造商在某些电气系统中加入功率因数校准(PFC)来缓解这一问题。例如，欧洲的IEC 1000-3-2规范要求在照明系统以及某些其他的电气设备中加入PFC。PFC通常由PFC电路实现，该电路以远高于电源频率的频率开关流经一个线圈的电源电流，接着通过一个阻塞二极管将线圈电流释放到一个电容上，从而形成一个直流(DC)供电电压，对该直流电压进行整流后用它来为设备或系统供电。电流的开关是受到控制的，这种控制使得线圈电流的平均值与AC电源电压成正比，即，同相且基本上是正弦波。这种方法能实现.995或更多的功率因数，甚至是理想的1.0。
现有PFC电路中的相当一部分在连续导通的模式下工作，在这种模式中，新的开关周期在前一个周期的线圈电流放电到零之前就开始了。连续导通模式的PFC系统需要高性能的线圈和具有快速恢复时间的阻塞二极管，以便维持高效的功率传输。然而，高性能线圈和阻塞二极管成本很高，这就提高了连续导通模式PFC系统的制造成本。另外，这些系统通常以固定的开关频率工作，从而产生高的峰值能量，需要一个昂贵的滤波器来抑止如此产生的电磁干扰(EMI)。
其他PFC系统以临界或边界导通模式工作，在这种模式中，新的开关周期恰好在线圈电流到达零时开始。临界导通模式电路能提供高功率因数，但是它们在一个很宽的开关频率范围之内工作，因而需要复杂和昂贵的滤波器来抑止EMI。同时，在低功率条件下，开关频率是如此之高以至于通过PFC电路的传播延时降低了可实现的功率因数。
其他PFC电路在不连续的模式下工作，在这种模式中，每个开关周期内都允许线圈电流降至零并持续一段时间。这些系统可以被设置来按固定频率开关，从而缩小EMI频谱并允许使用窄带的EMI滤波器。然而，与连续导通模式PFC电路类似，这些系统会产生单一频率的高峰值辐射能量，即使用窄带滤波器也很难抑止这种能量。
因此需要一种PFC电路和方法，它能在受控的范围内开关，从而降低电气系统中滤波EMI的成本。
图1示出了一种功率因数校准(PFC)电路的原理示意图；图2示出了一幅时序图，它展示了PFC电路的工作波形；图3示出了含有振荡器的PFC电路一部分的原理示意图；图4示出了第一备选实施例中的振荡器的原理示意图；图5示出了第二备选实施例中的振荡器的原理示意图；图6示出了备选实施例中的PFC电路的电路图；以及图7示出了另一种备选实施例中的PFC电路的电路图。
具体实施例方式
在附图中，带有相同引用标号的元件具有相似的功能。
图1示出了一种功率因数校准(PFC)电路100的原理示意图，该电路用于校准一个交流电(AC)电源的功率因数，所述的电源以正弦AC电压VAC工作，同时向一个负载28提供一个负载电流ILOAD。PFC电路100受到PFC控制电路10的控制，该电路以VCC＝12.0伏特的供电电压工作在不连续的模式下，PFC电路100中含有一个电磁干扰(EMI)滤波器15、一个电容器19、一个二极管电桥20、电阻16-18和45、一个电感或线圈25、一个阻塞二极管26以及一个输出电容27。PFC电路100在输出节点30上产生一个直流(DC)输出电压VOUT。
概括地说，PFC电路100通过校准输入节点32上的功率因数来为AC电源提供一个高功率因数，所述的输入节点工作在输入电压VIN上，该电压是通过整流VAC得到的。实际上，PFC电路100利用反馈在节点32和电桥20的负性终端产生一个阻性负载，在图1所示的实施例中，电桥20的负性终端工作在接地电势上。因此，流经节点32的电流的平均值以及AC电源，都与VIN同相。
具体地说，PFC电路100起到了一个步进开关调节器的作用，其中电阻16-17作为分压器建立起VOUT的值，该电压值被抬升到一个高于VAC峰值电压的电平上。在一个实施例中，VAC的均方根(RMS)值约为220伏特，频率约为50赫兹，PFC电路100产生的输出电压VOUT的值约为400伏特直流电压。在某些地域，VAC的RMS值约为110伏特，频率约为60赫兹，则PFC电路100产生约为230伏特的直流电压VOUT。PFC电路100元件的尺寸、击穿电压等等可以适当选择，使得将VOUT设置在大约400伏特DC电压的系统可以在世界上任何交流电源下工作。这类系统被称为全球电源系统。在大多数地区，VAC的典型范围都在正负百分之二十之间。
在一个备选实施例中，PFC电路100被配置成将功率因数校准功能与电压调节器组合在一个单级电路中，该单级电路产生一个低于峰值VAC电压的VOUT。例如，电阻16-17可以如此选择，使得PFC电路100提供一个比如5伏特电压的VOUT。
EMI滤波器15是一个低通滤波器，它让VAC的低频分量通过，同时抑制PFC电路100所产生的高频开关信号。在一个实施例中，EMI滤波器15被配置为抑制高于一千赫兹的信号成分。
二极管电桥20是一个标准的全波电桥整流器，该电路对线路电压VAC进行整流，并在节点32上产生一个经过整流的正弦波输入电压VIN，该电压的频率为VAC频率的两倍或者约为100赫兹，其峰值电压约为310伏特。电容19跨接在二极管电桥20上，以进一步减少VAC噪声。
线圈25具有典型的电感值L25＝100.0微亨，且有一个较低的等效串连电阻，以便实现高效率的工作。
PFC控制电路10包括一个晶体管29、一个脉宽调制(PWM)控制电路31以及一个振荡器35。
PWM控制电路10从振荡器35接收一个时钟信号CLK，并发出一系列脉冲，这些脉冲被称为驱动信号VDRIVE，它们开关晶体管29。电阻16和17的作用是一个分压器，它们分配输出电压VOUT，以在输入端36上产生一个反馈信号VFB。在一个实施例中，PWM控制电路31比较反馈电压VFB与一个内部产生的参考电压，以便调制VDRIVE脉冲的宽度。因此，当负载28抽取一个提高的负载电流ILOAD来对电容27放电并降低输出电压VOUT时，反馈电压VFB的电平就相应地降低。作为响应，PWM控制电路31提高VDRIVE脉冲的宽度，这样就增加了从线圈25传送到电容27的电荷，从而将VOUT调节到它的规定电平。于是，PWM控制电路31被设置成这样一种情况如果负载电流ILOAD相对于VIN的频率(或是约120赫兹)恒定，那么VDRIVE脉冲的宽度在VIN的一个周期中保持恒定。在一个实施例中，PFC控制电路10适合被集成到一个半导体模板上以形成一个集成电路。
晶体管29是一个高电流n沟道金属氧化物半导体场效应晶体管，它负责开关流经线圈25的线圈电流ICOIL。在一个实施例中，晶体管29是一个功率晶体管，它能够开关高于2安培的ICOIL峰值。晶体管29通常具有高于500皮法的较大栅电容。晶体管29被示为与PFC控制电路10的其他元件一同集成在半导体模板上，但是它也可以被实现为一个单独的分立器件。
线圈电流ICOIL包括一个充电电流分量ICHG和一个放电电流分量IDSCHG。晶体管29导通的时间被称为充电周期TCHG，在此期间充电电流ICHG流经线圈25和晶体管29，从而在线圈25中储存磁能。如果负载电流ILOAD为恒定值，那么TCHG在整个VIN周期内也为恒定值。当晶体管29关断时，存储的磁能以放电电流IDSCHG形式从线圈25经阻塞二极管26流入电容27，并在节点30上形成输出电压VOUT。放电电流IDSCHG流通的时间被称为放电周期TDSCHG，这个时间周期会随着充电电流ICHG的峰值以及VIN的电压而变化。
振荡器35被设置为一个压控振荡器，它有一个输入端39，用于感应由输入电压VIN得到的输入电流IIN。输入端39在接地电势附近工作，从而IIN等效于VIN/R18，其中R18是电阻18的阻值。由于VIN具有整流正弦波的波形，因此IIN也具有整流正弦波的波形，因此可以代表VIN。一个输出端以一定频率提供时钟信号CLK，该时钟频率的变化取决于IIN。在一个实施例中，IIN的幅值被如此选择，使得时钟信号CLK在小于二比一的范围内变化，这远低于临界导通模式PFC电路的开关频率范围，后者的频谱常常会跨越二十比一甚至更大的范围。在一个实施例中，振荡器35产生大约40千赫兹额定频率的CLK，其变化范围从约30千赫兹到约50千赫兹。
受到控制的CLK开关频率范围降低了任何单个频率上的峰值EMI辐射，同时产生了EMI辐射能量的受限频谱，从而使得EMI滤波器15可以被设置为复杂度和成本均较低的形式，这样就降低了PFC电路100的整体成本。CLK的标称工作频率可以被选为这样一种情况，当其对应于输入电流IIN工作在最高频率值时，CLK的周期仍然低得足以让PFC电路100在不连续模式下工作，也就是说，在这种模式下，ICOIL在一个开关周期的一个非零时段内为零。
PFC控制电路10的开关周期由时钟信号CLK启动，该时钟信号的工作周期远小于VIN的周期，因此在任意特定的开关周期内，在线圈25两端出现一个基本恒定的电压VIN。因而，充电电流ICHG以近似等于VIN/L的斜率线性递增，并达到一个峰值IPEAK＝TCHG*VIN/L。类似地，放电电流IDSCHG的斜率大致等于(VOUT-VIN)/L，并且其持续时间TDSCHG＝L*IPEAK/(VOUT-VIN)。这样，ICOIL为非零值的总时间由下式给出1)---TCOIL=TCHG+TDSCHG=L·IPK·VOUTVIN·(VOUT-VIN)]]>线圈电流ICOIL以三角波的形式流过，它在一个CLK周期TCLK内的平均值ICOIL_CLK由下式给出2)---ICOIL_CLK=VIN·TCHG2·L·(TCHG+TDSCHG)TCLK=VIN2·L(TCHG·DCYCLE)]]>其中DCYCLE＝(TCHG+TDSCHG)/TCLK，它代表每个CLK周期TCLK内非零线圈电流的占空因数。当平均线圈电流ICOIL_CLK跟随VIN的整流正弦波形时，就能实现高的功率因数，这种情况会在TCHG*DCYCLE被设为恒定值时出现。
由于负载电流ILOAD为恒定值时充电时间TCHG也为恒定值，为了维持TCHG*DCYCLE的乘积恒定并实现一个高功率因数，振荡器35会改变CLK的开关频率FSW，以保持DCYCLE基本恒定。输入电压VIN在一个周期内的平均输入功率<PIN>由方程3)给出3)---PIN>=VACRMS22*L25(TCHG*DCYCLE)]]>其中VACRMS是线路电压VAC的均方根值。当负载电流ILOAD恒定时，PFC电路100工作在平均输入功率<PIN>恒定的条件下。由于VACRMS和L都恒定，因此恒定负载条件导致乘积4)---(TCHG*DCYCLE)=2*L25*<PIN>VACRMS2]]>也恒定。根据这些关系式，可以推出要实现高功率因数所需的开关频率FSW由下式给出5)---FSW=2*L25*<PIN>VACRMS2*TCHG2*VOUT-VINVOUT]]>结果，如果开关频率FSW被置为与输出电压VOUT和瞬时整流输入电压VIN之间的差值成正比，则PFC电路100能工作在PFC接近1的情况下。事实上，在所述的稳态条件下，VOUT受到调节，因而是恒定的，所以方程5)可以被简化为6)FSW＝K1*(K2-VIN)其中K1是一个常数，K2＝VOUT，并且调节装置调整TCHG，使得在给定的<PIN>和VAC工作点上，K1=2*L25*<PIN>VACRMS2*TCHG2*VOUT.]]>为了实现高功率因数，CLK频率FSW由VIN有效地调制，从而使得FSW在VIN峰值附近具有较低的值，而在VIN接近零伏特的时候具有较高的值。为了实现这一点，振荡器35具有若干个工作在接地电势附近的输入端，一个根据经过电阻18形成的感应电流IIN来检测输入电压VIN，另一个则根据经过电阻45形成的电流IOUT来检测输出电压VOUT。振荡器35从IOUT中减去IIN，得到一个差分电流，该电流被用来建立CLK周期TCLK的瞬时值，以及开关频率FSW。
PFC电路100的详细工作过程可以参见图2中的时序示意图，该图展示了输入电压VIN、线圈电流ICOIL、驱动信号VDRIVE以及时钟信号CLK在选定的开关周期(T4-T0)及(T9-T5)内的波形，每个波形的持续时间在大约50微秒范围内，并且(T9-T5)＞(T4-T0)。图2示出了两个CLK循环或周期TCLK，第一个周期从时刻T0运行至时刻T4，第二个周期(也是较长的一个周期)从时刻T5运行至时刻T9。尽管输入电压VIN会以整流正弦波的形式变化，但是CLK周期远短于VIN周期。因此，为了更好地描述本发明，VIN在各个周期内被显示为恒定值，但是它在第一个周期内的值VIN1要低于第二个周期内的值VIN2。
假设，最初-恰好在时刻T0之前-CLK和VDRIVE都为逻辑低电平，并且晶体管29和阻塞二极管26均关断，从而有ICOIL＝0.0安培。
在时刻T0，随着时钟信号CLK从逻辑低电平跳变为逻辑高电平并发出一个驱动信号VDRIVE的脉冲，第一个开关周期就开始了。晶体管29导通以对线圈25充电，充电电流ICHG以VIN/L25的速率线性增加，由于晶体管29两端的电压接近零，因此整个电压VIN实际上都被施加在线圈25两端。从而，充电电流ICHG以正比于VIN瞬时值的速率递增。
在从时刻T0到T1期间，输入信号VIN具有大致恒定的电压值VIN1，从而充电电流ICHG线性递增，直到时刻T1它达到峰值IPK1＝VIN1*TCHG/L25。
在时刻T1，VDRIVE从逻辑高电平跳变为逻辑低电平，从而关断了晶体管29，以便让储存在线圈25中的能量通过阻塞二极管26传输给电容27。在阻塞二极管26两端下降的电压相比电压(VOUT-VIN)而言很小，因此可以认为(VOUT-VIN)被施加在线圈25两端，并且IDSCHG以速率(VOUT-VIN1)/L25的速率线性下降，直到它在时刻T3＝T1+IPK1*L25/(VOUT-VIN1)放电至零。
在时刻T2，时钟信号CLK从高电平被重置为低电平，这不会引起驱动信号VDRIVE的电压变化。
从时刻T3到时刻T4，ICOIL保持为零一段非导通时间，这段非导通时间是PFC电路100的不连续工作模式的特性。
在时刻T4，第一开关周期结束，另一个开关周期开始。随后还可能跟随若干CLK开关周期。
在时刻T5，指定的第二周期开始，同时CLK和VDRIVE从低变高，但是输入电压VIN工作在较高的有效电压值VIN2＞VIN1。较高的VIN2值造成充电电流ICHG以更快的速率线性递增，并流经线圈25和晶体管29，直到它在时刻T6达到峰值IPK2＝VIN2*TCHG/L25，该峰值高于峰值IPK1。注意，TCHG＝(T1-T0)＝(T6-T5)，当ILOAD恒定时，该充电时间也具有固定值。
在时刻T6，VDRIVE进行再一次从高到低的跳变，从而关断晶体管29，并让储存在线圈25中的磁能以放电电流IDSCHG的形式流过阻塞二极管26，以便储存到电容27上。在从时刻T6到时刻T8期间，一个大致恒定的电压(VOUT-VIN2)被施加在线圈25两端，从而IDSCH以斜率(VOUT-VIN2)/L25线性下降，直到它在时刻T8＝T6+IPK2*L25/(VOUT-VIN2)放电至零。由于VIN2＞VIN1，因此线圈电流ICOIL会达到一个更高的峰值电流IPK2，但是以较低的速率(VOUT-VIN2)/L25放电。第二不导通周期在时刻T8-也就是ICOIL放电至零时-开始，并一直持续到第二开关周期结束、另一个开关周期在时刻T9开始为止。
在时刻T7，时钟信号CLK进行从高到低的跳变，这不会影响驱动信号VDRIVE的电平。
图3所示的电路原理图展示了PFC电路100的一部分，其中包括振荡器35的更多细节，以及电阻18和45。振荡器35包括电流镜57-60、开关62-65、一个定时电容68以及一个比较器69。振荡器35被设置为一个压控振荡器，它产生一系列脉冲形式的时钟信号CLK，这些脉冲按一个标称或中心频率产生，该频率被调制为与差值(VOUT-VIN)成正比。
定时电容68被连接在定时节点70和接地电势之间。电容68通常与PFC控制电路10的其他元件一起被集成在同一个半导体模板上，但是也可以被做成一个外部电容。在一个实施例中，电容68的值约为100皮法。如下文所述，电容68被电流IIM2、IIM3、IOM2和IOM3顺序充电和放电，从而在节点70上形成一个三角或斜坡电压VRAMP。
开关62-65用晶体管实现，它们分别被时钟信号CLK或互补时钟信号CLK使能或导通，如图所示。因此，开关62和65在CLK为逻辑高电平时被使能或闭合，开关63和64则在CLK为逻辑高电平而CLK为逻辑低电平时闭合。
比较器69被设置为滞后比较器，它将定时节点70上形成的电压和一个参考电压VREF进行比较，以便在其输出端产生时钟信号CLK。比较器69具有提供互补时钟信号CLK和CLK的输出端，或者CLK也可以用一个独立的反相器(未示出)翻转CLK来得到。当比较器69产生一个例如具有逻辑高电平的CLK时，一个内部滞后电路就会将比较参考值降低一个滞后量VHYST，使其变为(VREF-VHYST)。这样，CLK就会保持逻辑高电平，直到VRAMP放电到一个低于2(VREF-VHYST)的电平为止，这时CLK跳变为逻辑低电平。滞后的作用在于使得VRAMP形成一个三角波，该三角波在VREF与(VREF-VHYST)之间做周期变化，如图2所示。在一个电源电压VCC＝12.0伏特的实施例中，VREF的值约为3伏特，VHYST的值约为1伏特，因此电压差(VREF-VHYST)的电平约为2伏特。
电流镜57-58包括成比例的晶体管，它们产生镜像电流IIM1、IIM2、IIM3和IIM4，这些电流与输入感应电流IIN成正比或是它的整数倍。类似地，电流镜59-60也包括成比例的晶体管，它们产生镜像电流IOM1、IOM2和IOM3，这些电流与输出感应电流IOUT成正比或是它的整数倍。
振荡器35的工作过程如下。假定最初时钟信号CLK为逻辑低电平，因此开关63和64闭合，开关62和65打开，VRAMP的值小于VREF且正在增大，如图2中所示。在时刻T0，CLK跳变到逻辑高电平，这样就闭合了开关62和65并打开开关63-64，从而以电流IOM3对电容68放电，同时以电流IIM2充电。电流镜57-60的比例使得IOM3大于IIM2，从而电流IOM3和IIM2的代数和引起一个电流净差值(IOM3-IIM2)，该电流差值对电容68放电，从而降低VRAMP的电平。
在时刻T2，VRAMP达到电平(VREF-VHYST)，此时CLK跳变为逻辑低电平，这会闭合开关63-64并打开开关62和65。电容68接着被电流IOM2充电，同时被电流IIM3放电。电流IIM3和IOM2被调节使得IIM3＜IOM2，这样就会以一个有效差值电流(IOM2-IIM3)对电容68充电。当电容68被充电到VRAMP＞VREF的时候，CLK就会从低向高跳变，从而开始另一个周期。
电流镜57-60的镜像缩放比例被进一步选取为，使得电容68被充电和放电的电流分别为(IOM2-IIM3)＝K3*(VOUT-VIN)和(IOM3-IIM2)＝K4*(VOUT-VIN)，其中K3和K4为常数。不难发现，开关频率FSW具有上文中方程6)所示的形式，这样就能实现接近于1的功率因数。
图4所示的电路原理图展示了PFC电路100的一部分，其中包括了备选实施例中的振荡器35的更多细节以及电阻18。振荡器35包括电流源80-81、电流镜57-58、开关62-65、定时电容68以及比较器69。
当CLK为高电平且开关64闭合时，电流源80提供一个从电源电压VCC到节点70的充电参考电流IREF1，而当CLK为高电平且开关65闭合时，电流源81向节点70提供一个成比例缩放或镜像的放电参考电流IREF2。电流镜57-58以及电流源80-81的缩放或镜像比例被选取为，使得在CLK为高电平时，电容68被一个差分电流(IREF1-IIM3)＝K5*(VREF-VIN)充电，并被一个差分电流(IREF2-IIM2)＝K7*(VREF-VIN)放电，其中K5和K7均为常数。很明显，这些方程建立起了对应于上文中方程6)的开关频率FSW，从而能够实现接近于1的功率因数，此处假定VREF代表了VOUT的理想值。
图5所示的原理示意图展示了另一种备选实施例中的振荡器35的更多细节。该实施例与图4中所示的实施例有着相似的工作过程及结构，但是其中的比较器69是非滞后型的，而且VRAMP的开关限制由一个限制电压VLIM建立，产生该电压的电路包括电阻83-84以及88-89、一个电容85、一个平方电路或乘法器86、一个除法电路87以及一个开关90。
如上所示，对于恒定的ILOAD和TCHG，如果CLK频率FSW与(VOUT-VIN)成正比，就能实现高功率因数。然而，如方程6)中所示，如果VIN具有高幅值，则FSW会有比较大的变化，特别是在峰值电流ICOIL流过的电压峰值处。该实施例提供了一种电路，它能减小整体的频率变化或抖动，其工作过程如下。
电阻83-84作为一个分配输入电压VIN的分压器工作，电容85配合电阻83-84形成一个低通滤波器，该滤波器产生一个平均电压<VIN1>，该平均电压的波纹基本为零，或者至少相比于VIN的整流正弦波形来说很小。在一个实施例中，电阻83-84及电容85被选取来将低通拐角频率设置为大约10赫兹，从而VR大致为一个DC电压。作为这种低通滤波的结果，<VIN1>就可以表示VIN的平均值。
乘法器86是一个标准的模拟乘法器电路，它乘方平均电压VIN1以产生一个平方电压VSQ＝K8*<VIN1>2，其中K8是一个常数。
除法电路87将参考电压VREF除以VSQ以产生一个电压VLIM＝VDIV＝VREF/(K8*<VIN1>2)，该电压被耦合到电阻88两端，从而在时钟信号CLK为低电平时在比较器69的一个输入端设置VRAMP的上限。当CLK为高电平时，开关90闭合，VDIV被电阻88-89分压，从而建立起VRAM的下限，该下限电平为VLIM＝VREF/(K8*<VIN1>2)*R89/(R88+R89)，其中R88和R89分别是电阻88和89的阻值。
从而，得到开关频率FSW＝K9*<VIN>2*(VREF-VIN)，其中K9是一个常数。这个选项使得振荡器35可以限制开关频率变化，以辅助EMI滤波。
图6示出了一个备选实施例中的PFC电路100的原理示意图。该实施例中不需要电阻18，从而也消除了它消耗的功率PR18＝IIN2*R18，其中R18是电阻18的阻值。因此，该实施例适合于需要低待机功耗及低于理想值的功率因数的应用场合。
图6所示的实施例用线圈电流ICOIL的瞬时值而非输入电压VIN调制开关频率FSW。平均起来，由于PFC电路100的功率因数校准工作，ICOIL具有与VIN同相的正弦波形。ICOIL在其经过电阻72至二极管电桥20的返回路径中被检测出来，并在节点39上形成一个跨电阻72两端的电流感应电压VCS，用以调制FSW。在一个实施例中，电阻72的阻值约为0.1欧姆，在ICOIL幅值为1安培时，VCS的值大约为-0.1伏特。另外，ICOIL也可以用其他技术测量，比如用电流互感器取代电流感应电阻72。使用线圈电流ICOIL而非输入电压VIN来改变开关频率FSW，这是一种既适合连续模式也适合不连续模式PFC电路的方法，也适合于功率因数校准与下游电压调节器或转换器被组合在一个单级电路中的实施例。
该实施例的功率因数据相信会低于先前所述的实施例，因为ICOIL的瞬时值只是接近于VIN经过整流的正弦波形。但是，该版本具有较低的功耗，并且可以以低成本制造，这使得它适用于许多不需要最高功率因数的应用场合。在一个实施例中，功率因数可以通过在电阻72两端跨接一个电容来改善。该电容被选用来滤除高频成分，例如那些高于VIN频率的成分，从而在节点39上产生一个波形，该波形更理想地近似了整流正弦波。
图7示出了图6所示实施例中的PFC电路100的一部分，其中包括一个电阻82、一个电流源78，以及振荡器35的电流镜57的更多细节。
晶体管76-77被示为构成一个匹配的或成比例的NPN双极型晶体管对，这些晶体管的射极区域按预定的比例设置。电流源78通过晶体管77提供一个电流IR以建立起一个基极-发射极电压，该电压将晶体管76的基电极偏置到一个固定的电势上。
电阻82通常被做成一个外部电阻，以避免ICOIL流动时电流感应电压VCS的负电势造成的不良效应。如果晶体管76和77具有相同的射极区域比例，那么它们各自的发射极就会工作在基本相同的电势上，由于VCS＝-R72*ICOIL，因而电流IM1与ICOIL成正比，ISENSE基本等于IM1(忽略57基极电流)并且VCS+(R82*ISENSE)为零，其中电阻82的阻值为R82，该电阻被选取来提供一个流经晶体管76的理想采样电流ISENSE。那么IM1＝R72*ICOIL/R82。ISENSE被电流镜58-59镜像以便分别向定时节点70提供差分充电及放电电流(IREF1-IM3)和(IREF2-IM1)，如上文所述。
概括地说，本发明提供了一种PFC电路，该电路能工作在固定开关脉宽的不连续模式下。这种不连续的工作模式使得PFC电路可以用低成本的阻塞二极管制造，这样就降低了系统成本。一个脉宽调制器与时钟信号的跳变边沿同步以产生脉冲，该脉冲为线圈电流建立起充电周期。所述的线圈电流接着在放电周期中被放电，从而由一个输入信号形成一个PFC输出电压。一个振荡器产生时钟信号，使得它的时钟周期长于充电加放电周期的总和，从而保证了不连续模式的工作。振荡器具有一个输入端，用于检测PFC电路的输入信号，以便以受控方式改变时钟周期，从而保持充电周期与线圈电流占空因数的乘积固定。这样，PFC电路就可以在一个预定的频率范围内开关线圈电流，以用一个低成本EMI滤波器帮助降低电磁干扰。
权利要求
1.一种功率因数校准(PFC)电路，包括一个响应时钟信号工作的脉宽调制器，用来在一个充电周期上开关线圈电流以便校准第一节点上的功率因数，其中所述线圈电流在一个放电周期上放电以形成一个输出电压；以及一个振荡器，它具有一个输出端来产生所述时钟信号，该时钟信号具有的时钟周期长于所述充电和放电周期的总和，以及一个第一输入端，用于检测PFC电路的输入信号以调节所述时钟周期。
2.根据权利要求1所述的PFC电路，其中所述的输出电压的负载电流为恒定值，所述的充电和放电周期在所述时钟周期上被求和，以定义所述线圈电流的占空因数，并且所述的输入信号改变所述时钟周期来维持占空因数与充电周期的乘积恒定。
3.根据权利要求1所述的PFC电路，其中所述的PFC电路的输入信号基本上以整流正弦波电压的形式工作。
4.根据权利要求1所述的PFC电路，其中所述的振荡器被形成为一个压控振荡器，其中包括一个响应所述时钟信号工作的斜波发生器，它具有一个第二节点来向一个电容提供充电电流以形成一个斜坡电压，该斜坡电压在充电周期内从第一参考电平上升到第二参考电平；一个比较器，用于比较所述的斜坡电压与第一及第二参考电压，该比较器还有一个连接到所述振荡器输出端的输出端；以及一个电流镜，它具有一个第一输入端，用来接收代表所述输入信号的输入电流，以向第二节点提供一个第一镜像电流，用于从充电电流中减去该镜像电流来改变所述时钟周期。
5.根据权利要求4所述的PFC电路，其中所述的电流镜提供一个第二镜像电流用以充电第二节点，以及所述的斜波发生器包括一个连接到所述第二节点的第一电流源，用于提供所述充电电流；以及一个第二电流源，它被耦合以一个放电电流对第二节点放电，其中从所述放电电流中减去第二镜像电流。
6.根据权利要求1所述的PFC电路，其中所述的脉宽调制器具有一个反馈输入端，该输入端被连接来检测所述输出电压，以便根据PFC电路的负载电流来调节脉冲的充电周期。
7.根据权利要求1所述的PFC电路，其中所示的输出电压具有高于所述输入信号峰值电压的值。
8.根据权利要求1所述的PFC电路，其中所述的输入信号代表了所述线圈电流。
9.根据权利要求8所述的PFC电路，其中还包括一个连接到振荡器第一输入端的感应电阻，用于导通所述线圈电流来形成一个感应电压。
10.一个以不连续模式工作的功率因数校准(PFC)电路，包括一个脉宽调制器，它具有一个用来接收多个脉冲的输入端，脉冲宽度代表了PFC电路的负载电流，以用于充电线圈电流，所述线圈电流被放电来形成一个输出电压；以及一个振荡器，它具有一个输出端用于以一个选定频率产生所述多个脉冲，以将线圈电流放电至零，以及一个输入端，用于检测PFC电路的输入信号以调节所述频率。
11.根据权利要求10所述的PFC电路，其中所述的输出电压被形成在一个节点上，并且所述脉冲具有后边沿用于将线圈电流放电到所述节点的一个电容上以形成所述输出电压。
12.根据权利要求11所述的PFC电路，当所述的负载电流恒定时，所述的脉宽基本相同。
13.一种校准一个输入信号的功率因数的方法，包括利用时钟信号来产生多个脉冲，以便为线圈电流建立一个充电周期，其中所述时钟信号的时钟周期要长于线圈电流的充电周期和放电周期的总和；在放电周期上将线圈电流放电至零以形成一个输出电压；以及检测PFC电路的输入信号以改变所述时钟周期。
14.根据权利要求13所述的方法，其中所述输出电压的负载电流恒定，所述充电及放电周期在一个时钟周期上被相加以确定所述线圈电流的一个占空因数，并且所述输入信号改变所述时钟周期以保持所述占空因数与充电周期的乘积恒定。
15.根据权利要求14所述的方法，还包括用一个充电电流对一个电容充电以产生一个斜坡电压；比较所述斜坡电压与一个第一参考电压，以产生所述时钟信号；以及镜像一个表示所述输入信号的输入电流，并向所述电容提供一个第一镜像电流来改变时钟周期。
16.根据权利要求15所述的方法，其中所述的镜像包括从所述充电电流中减去第一镜像电流以改变所述时钟周期。
17.根据权利要求16所述的方法，其中所述的镜像包括根据所述时钟信号的第一跳变来使能第一镜像电流。
18.根据权利要求15所述的方法，其中所述的充电包括用所述充电电流来提高所述的斜坡电压，并且所述的比较包括产生所述时钟信号的第一跳变。
19.根据权利要求15所述的方法，还包括用一个放电电流对所述的电容放电，以降低所述斜坡电压；以及比较所述斜坡电压与一个第二参考电压，以产生时钟信号的第二跳变。
20.根据权利要求18所述的方法，还包括镜像所述输入电流以提供一个第二镜像电流，以从所述放电电流中减去该镜像电流，以改变所述时钟周期。
21.一种功率因数校准(PFC)电路，包括一个根据用于同步多个脉冲的时钟信号工作的脉宽调制器，所述多个脉冲从一个输入电压建立起一个线圈电流，所述的线圈电流被放电来形成一个输出电压；以及一个振荡器，它具有一个输出端用来以一定频率产生所述时钟信号，以及一个输入端用于检测所述线圈电流以改变所述频率。
22.根据权利要求21所述的PFC电路，其中所述的时钟信号经过第一跳变从第一逻辑电平到第二逻辑电平，经过第二跳变从第二逻辑电平到第一逻辑电平，并且所述的脉宽调制器响应所述第一跳变产生所述多个脉冲。
23.根据权利要求21所述的PFC电路，其中所述多个脉冲具有固定的脉宽。
24.根据权利要求21所述的PFC电路，还包括一条与振荡器的输入端相连的电流路径，用于导通所述线圈电流以形成一个感应信号。
25.根据权利要求24所述的PFC电路，其中所述的电流路径包括一个电阻，所述的感应信号就形成在该电阻上。
全文摘要
一种功率因数校准(PFC)电路(10)包括一个根据时钟信号(CLK)工作的脉宽调制器(31)，用于开关一个充电周期(T
文档编号H02M1/00GK1663101SQ03814237
公开日2005年8月31日 申请日期2003年5月6日 优先权日2003年5月6日
发明者乔尔·蒂尔奇 申请人:半导体元件工业有限责任公司