专利名称：具有高电压模拟信号接口的低电压电路的制作方法
技术领域：
本发明涉及使用“低电压”(功率电源≤5V)技术制造的用于具有高电压模拟信号接口的集成电路，尤其涉及用于精确检测和放大叠加在高DC电压上的低电压差分信号的电路。
背景技术：
在低电压集成电路(IC)的设计中，由小的差分信号所表示的信息时常叠加在大得多的电压上。一般都难以拾取和放大该差分信号并除去高电压的分量。这是DC-DC(开关或线性的)电压调节器或者电池充电器中的典型情形。这一功能也广泛地应用于多相位电压调节模块(VRM)中，在该模块中的集成电路，电路中不同相位中的电流都必须相匹配。在这种电路中，必须精确测量在输入电源功率的高端一侧的电流，同时，对低电压电路必须加以保护以防止受到过高的电压的损害。
测量电流的一种典型的方法是使用检测电阻器，该检测电阻器也经常称之为并联电阻器，其典型的值是在毫欧(姆)量级，因此可籍助于一安培数量级的电流流过就能够检测到毫伏电压的信号。
有一种连接检测电阻器Rsense的电路结构(参见
图1)，其中，检测电阻器104与高电压源102相串联。但是这一方法并不能容易地适用于集成电路，因为集成电路必须具有处于高电压电平的Rsense的接口。
另一种较低成本的方法是使用一个∏(pi)型电阻网络来测量在并联电阻器两端的电压降。该∏型电阻网络可通过一个等于在∏型网络中的电阻器的比的系数来减小在并联电阻器两端的低电压信号，从而减小了测量的总精度。这种减小比率可以是很有效的，因为该低电压信号仅仅是毫伏的是量级。
另一种检测结构(参见图2)是把检测电阻器Rsense设置在近“接地电源”处。该电路200包括高电压(Vhv)线204，电流源I1206，检测电阻器Rsense208，该电阻器Rsense连接着电接地点并且在其两端流过电流I1。Vsense是在检测电阻器208两端的测量电压。在这种情况下，检测电阻器208不能够与被测调节器的输出阻抗(未显示)相匹配。
本发明的目的是提供一种高电压到低电压的接口电路，该电路可以测量叠加在高电压上的差分信号而不会减小总的精度。
发明的概述本发明的目的是由一种集成电路(IC)来实现的，该集成电路能够籍助于和用于电流一电压转换器的部件相耦合的电流镜电路来抑止(排除，下同)所不需要的高电压信号并检测出所需要的低电压信号。电流镜电路使用所不需要的高电压信号来产生一参考电流，并由此产生电流镜电流。当有一小的电压信号叠加在高电压信号上时，通过共模抑止来抑止高电压信号的同时，用电流—电压转换的部件通过它的差分模式来检测小的电压信号。电流—电压转换部件可以将差分电流转换和放大成与其成比例的电压。(当没有小的电压信号时，电流—电压转换部件可通过共模抑止来抑止电流镜电流。结果，电流—电压转换部件产生的是零电压。)附图的简要说明图1示出了为了测量低电压信号而与电压源相串联的检测电阻器的示意图。
图2示出了通过靠近电接地点设置检测电阻器来检测低电压信号的另一种方法的示意图。
图3示出了根据本发明的高电压集成电路的示意图。
较佳实施例的详细描述参照图3，图中示出了根据本发明的高电压—低电压接口的集成电路(IC)400的示意图。高电压接口IC电路400主要包括与适用于电流—电压转换的部件460相耦合的电流镜420。
主电流源422使用高电压信号Vhv来产生参考电流和创建其它电流镜电流。当不存在小的电压信号Vs时，电流—电压转换部件460的共模抑止(CMR)可以抑止这些共模电流并只产生与参考电流成比例的参考电压。当存在着流过外接检测电阻器的小的电流时，电流镜就失去平衡。结果，电流—电压转换部件460就将该不平衡的电流转换成与小的信号电压V1成比例的电压。电流—电压转换部件的增益可以补偿在上述检测电阻器电路100中所讨论的减小系数。于是，根据本发明的高—低电压接口IC可以与被测试的电路(图中未画出)的阻抗相匹配，用于精确地测量出小的电压信号，并且能够以低成本来实现。
以下将叙述高—低电压接口IC的详细结构和工作。
参照图3，电流镜420包括三个NMOS晶体管第一NMOS晶体管422、第二NMOS晶体管424和第三NMOS晶体管426。这三个NMOS晶体管相互连接在一起，以形成主电流源和电流镜。三个晶体管的栅极相互耦合在一起，并与第一NMOS晶体管422的漏极相耦合。因此，晶体管422、424和426的栅极具有相同的电压。三个晶体管的源极相互耦合在一起并且与电接地点428相耦合。第一晶体管422的漏极与电阻器430相耦合，电阻器430的另一端与大的电压(Vhv)线412相耦合，在大电压(Vhv)线412上由信号源410叠加着一个小的电压信号。第二晶体管424的漏极与第二电阻器432相耦合，并且该电阻器432的另一端形成一个共模电压Vsense1。同样，第三NMOS晶体管的漏极426与第三电阻器434相耦合，并且该电阻器434的另一端与外接检测电阻器Rsense414的第一端相耦合，并且形成一个共模电压Vsense2。差分电压Vsense是电阻器414两端的电压。流过电阻器430的电流是参考电流I0。流过电阻器432和434的其它电流I2和I3分别是参考电流I0的镜像电流。电阻器430、432和434具有相同的阻值，它们分别为R1、R2和R3。
在一较佳实施例中，电流—电压转换部件是一个运算放大器(op-amp)440。但也可以用其它电流—电压转换部件替代op-amp 440。op-amp 440的非反相输入端与第二晶体管424的漏极相耦合，而反相输入端则与第三NMOS晶体管426的漏极相耦合。第四电阻器442是反馈电阻器，它将它的输出端与op-amp 440的反相输入端相连接，op-amp 440的非反相输入端与第五电阻器444相耦合，该电阻器的另一端与电压参考Vref446相耦合。op-amp的第一DC端与第二电压源Vdd448相耦合，后者是IC的功率电源。op-amp 440的的第二DC源连接着接地点。op-amp 440的将小信号电压Vsense所产生的非平衡电流转换成一比例的电压。电阻器446和444分别具有R4和R5的阻值。
该电路较佳地包括多个静电器件(ESD)，用于防止电流流进晶体管422、424和426。在一较佳实施例中，ESD器件是pn结器件，例如，二极管，MOS晶体管或者等效器件。这些pn结器件在图中都用二极管表示。第一和第二二极管482和484都与第二电压源Vdd448相连接并且防止电流流进第一晶体管422的漏极。第一二极管482的阴极端连接于第二电压源Vdd，其阳极端连接着第一NMOS晶体管Q1的漏极和第二二极管484的阴极。第二二极管484的阳极连接着接地点(GND)。类似地，第三和第四二极管486和488相互串联连接着，以防止所不需要的电流从Vdd流进第二NMOS晶体管424的漏极。第三二极管的阳极端连接于第二NMOS晶体管424的漏极。同样，第五和第六二极管对490和492可防止电流流进第三晶体管426的漏极。
采用以上所述的连接方式，第一晶体管422是主电流源，它用于产生参考电流I0。参考电流I0等于(Vhv-VgsQ1)/R1。主电流源422也可以产生具有相同数值I0的电流镜电流，并流进第二和第三晶体管424和426的漏极。电阻器430、432和434具有相同的数值，从而当小的电压信号Vsense为零时，在电阻器432和434两端所流动的电流镜电流是参考电流I0的镜像电流。晶体管422、424和426的栅极只看到一个Vgs。差分电压Vsense通过它们的共模电压位移可在晶体管424和426的漏极节点上向下位移相同的数值。当小的电压信号Vsense为零时，共模电压等于Vhv。接着，随着第二和第三晶体管424和426试图与第一晶体管422的电流镜相匹配，两个电阻器将共模电压向下位移一等于I0R2或I0R3的量。在较佳实施例中，电阻器430、432和434的阻值为25KΩ。Vdd等于3.3V。Vref等于1.65V(＝(1/2)×Vref)。op-amp的电阻器442和444为250KΩ。
由于流进op-amp 440的反相端和非反相端的镜像电流是相同的，因此op-amp440能够抑止这些共模电流。于是，Vout等于Vref。因为R5/R2等于R4/R3，所以op-amp440的输出等于R4/R3(V+-V-)＝Vref，式中V+是op-amp 440非反相端的电压，而V-是op-amp 440反相端的电压。
于是，当Rsense414的两端没有出现小的电压信号Vsense414时，op-amp 440就抑止由主电流源422基于高电压Vhv所产生的镜像电流。使得Vout等于参考电压Vref，而与在线412上的高电压无关。从而消除了高电压信号Vhv。
当检测Rsense414的两端出现了不为零的小的电压信号Vsense时，上述电流镜条件就不再存在，因为小电压信号V1引起在第三电阻器434两端流过除了参考电流I0之外的电流。这一附加的电流使得op-amp 440进入差分模式并且开始使得晶体管424和426的漏极电压变得不平衡。在差分模式中，op-amp 440起反应并且迫使反相端和非反相端相等，迫使Vout位移与Vsense成比例的量。在差分模式中，ΔVout等于ΔIout乘以R5。即，ΔVout＝ΔIo×R5＝Vsense/R3×R5。因此，当检测电阻器414两端存在着小电压信号Vsense的降压时，op-amp 440就通过产生等于Vsense的电压来调节到不平衡的条件，并且由op-amp 440的闭环增益放大。于是，仍旧可以消除高电压分量Vhv，而检测到小的电压信号Vsense。
可以选择性提供RC低通滤波器(502-512)，用于滤去高频分量。高频信号可能会损坏晶体管422、424和426。第六电阻器502的一端与高电压线412相耦合，而另一端则与第一电容器504和第一电阻器430相耦合。第一电容器504的第二端与接地点相耦合。同样，第七电阻器506的第一端与检测电阻器414的第一端相耦合，而第二端则与第二电容器508相耦合。电容器508的第二端与接地点相耦合，与第七电阻器506一起构成了RC低通滤波器。检测电阻器414的另一端与第八电阻器510相耦合。第三电容器512与电阻器510的另一端以及第三电阻器434相耦合。电容器512的第二端与接地点相耦合。由R6/C1，R7/C2和R8/C3对构成了低通滤波器，用于滤去可能损坏晶体管422、424和426的所不需要的高频分量。如果去掉滤波器，则电阻器430、432和434的典型阻值为25KΩ。如果提供可选用的滤波器，则电阻器502、506和510各自的典型阻值为1KΩ，而第一至第三电阻器430、432和434的阻值减小1KΩ，其典型阻值为24KΩ。电容器504、508和512所具有的典型电容值为大约10pF。这些可选用的低通滤波器不会影响以上所述的IC的总的基本操作。
权利要求
1.一种高—低电压接口的集成电路(接口IC)，它与一外部检测电阻器、一低电压源和一高电压源相耦合，所述接口IC包括a)电流源部件，它与高电压源和低电压源相耦合，用于基于高电压源创建参考电流和镜像电流；以及，b)电流—电压转换部件，它与电流源相耦合，用于抑止高电压信号并将由流过检测电阻器的低电压信号所产生的电流转换成与低电压源成比例的电压。
2.如权利要求1所述的接口IC，其特征在于，所述电流源部件还包括一第一NMOS晶体管、一第二NMOS晶体管和一第三NMOS晶体管；第一NMOS晶体管具有相互耦合以及与第一电阻器相耦合的漏极和栅极，和具有与电接地点相耦合的源极；第二和第三NMOS晶体管各自具有相互耦合以及与第一NMOS晶体管的栅极相耦合的栅极，第二和第三NMOS晶体管各具有与电接地点相耦合的源极；第二NMOS晶体管的漏极与第二电阻器相耦合，以及第三NMOS晶体管的漏极与一第三电阻器相耦合。
3.如权利要求1所述的接口IC，其特征在于，所述电流—电压转换的部件包括一个运算放大器(op-amp)，它具有一非反相的输入端和一反相的输入端以及一输出端；非反相输入端和反相输入端与电流源相耦合；op-amp的输出端通过一第四电阻器与反相输入端相耦合；非反相输入端通过一第五电阻器与外部参考电压源相耦合；op-amp的第一DC耦合端与外部电压源相耦合以用于为op-amp设置上电压限，以及一接地的第二DC耦合端，用于为op-amp设置下电压限。
4.如权利要求1所述的接口IC，其特征在于，它还包括用于静电放电保护的部件。
5.如权利要求4所述的接口IC，其特征在于，所述用于ESD保护的部件包括第一和第二pn结器件，所述器件以串联方式相互耦合并且也与电流源相耦合；第一pn结器件的阳极端与电接地点相耦合，而第一pn结器件的阴极端与第二pn结器件的阳极端相耦合以及与电流部件相耦合；第二pn结器件的阴极端与电压源相耦合，用于防止ESD放电电流流进电流源。
6.如权利要求1所述的接口IC，其特征在于，它还包括外部RC低通滤波器，后者与检测电阻器、低电压信号和高电压信号相耦合，并且从其中滤去高频信号。
全文摘要
一种集成电路使用了与用于电流－电压转换部件相耦合的电流源(420)，以便抑止所不需要的高电压信号(V
文档编号H02M3/24GK1839541SQ200480023800
公开日2006年9月27日 申请日期2004年5月27日 优先权日2003年6月24日
发明者C·迪皮依, H·阿玛尼, H·克东尼尔 申请人:爱特梅尔股份有限公司