专利名称：低电压工艺中容许高电压输入的缓冲器的制作方法
技术领域：
本发明涉及集成电路，尤其涉及用低电压工艺制造、并与用较高电压工艺制造的集成电路一起工作的集成电路。
集成电路(IC)技术的进步经常涉及要求使这种电路的工作电压降低。由于电路尺寸及功耗的减少，低工作电压可以使成本降低。
然而，当开发一种新的低电压IC工艺时，经常要求新工艺能与现存的较高电压电路一起工作。特定工艺的电压一般由栅-氧化层击穿电压和/或源和漏之间的穿通确定。低电压电路与高电压电路接口的一个潜在的问题是如果加到低电压电路上的电压变得太高，该低电压电路中的一个或更多器件可能会发生暂时甚至永久性的损坏，这可能使其不能正常工作。
此外，随着栅氧化物的继续缩减以获取更高的速度，降低了金属-氧化物半导体(MOS)晶体管容许跨越栅或从漏至源间较高电压的能力。这将成为一般称为输入/输出(I/O)缓冲器的接口电路的一个问题，该电路是连接到较高电压电路的低电压电路的一部分。
因此需要为低电压电路设计能处理较高电压的I/O缓冲器，使该低电压电路能与高电压电路接口并一起工作。
本发明涉及具有输入缓冲器的低电压工艺的集成电路，该缓冲器使该低电压电路能与较高电压电路接口并一起工作。本发明的实施方式涉及具有连接到其它低电压工艺电路的输入缓冲器的低电压工艺的集成电路。该输入缓冲器由在一个沟道节点上连接到参考电压VDD、在另一个沟道节点上连接到电流源的缓冲晶体管组成。该缓冲晶体管的栅用于接收加到输入缓冲器的输入电压，该缓冲晶体管的源用于提供加到其它低电压工艺电路的电压。
本发明也涉及用于缓冲以低电压工艺实现的集成电路的高电压输入的方法。参考电压VDD加到该集成电路输入缓冲器的缓冲晶体管(例如图2中的M1)的一个沟道节点上，电流源加到该缓冲晶体管的另一个沟道节点上，其中这两个沟道节点是该缓冲晶体管的源和漏。大到2(VDD)的输入电压加到该缓冲晶体管的栅，这样该缓冲晶体管的源给其它低电压工艺电路提供电压。
从以下的详细描述、后附的权利要求书及附图，本发明的其他方面、特点和优点将变得更加完整清晰
图1表示用3.3V IC工艺制造的现有工艺输入缓冲电路的原理图；及图2-5表示根据本发明的不同实施方式的输入缓冲电路的原理图。
图1表示用3.3V IC工艺制造的现有工艺输入缓冲电路100的原理图。可以用输入缓冲电路100在节点A处接收高达(及可能高过)5V的输入信号。图1中，晶体管M1作为工作在节点A的输入信号和由晶体管M2和M3组成的反相器之间的通路晶体管。节点1的电压(V1)被嵌位在下面的等式(1)给定的最大值V1＝VDD-VGS1(1)这里VDD是偏压(例如3.3V)，VGS1是晶体管M1的栅源电压。由于栅源电压VGS1一般为1V，因此节点1的电压(以及晶体管M2和M3的栅电压)绝不会超过2.3V(假定VDD＝3.3V)。漏-源电压VDS1(即晶体管M1上的电压降)由下面的等式(2)给出VDS1＝VA-V1 (2)这里VA是节点A的电压。这样，即使节点A的电压(VA)是5V，漏-源电压VDS1也不会超过(VA-V1)＝(5V-2.3V)＝2.7V，M1的栅电压也绝不会超过VDD。由于3.3V工艺器件能容许这些电压电平，因此图1的3.3V-工艺电路100能安全地与现存的5V-工艺电路接口(在节点A)并一起工作。
然而，如果图1的电路100是用2.5V工艺实现的，没有提供足够的保护。当VDD＝2.5V时，根据等式(1)，节点1处的电压V1可能降至1.5V(2.5V-1V)。因此根据等式(2)，使漏-源电压VDS1为(VA-V1)＝(5V-1.5V)＝3.5V，大大超过2.5V工艺的可容余极限。尤其是3.5V的VDS1可能使晶体管M1穿通(即短路)，造成该电路的工作不正常。
图2表示根据本发明的一个实施方式的输入缓冲电路200的原理图。电路200用2.5V工艺实现。在电路200中，输入电压加到作为源跟随器晶体管工作的n-沟晶体管M1的栅。晶体管M1的源通过电流源I1接到地。晶体管M1的栅和源之间的电压降(VGS1)由等式(3)给出
VGS1＝VA-V1 (3)这里VA是节点A处的输入电压，V1是节点1处的电压，其中V1不能超过VDD(例如2.5V)。当VA是0V时，晶体管M1关断，VDS1(晶体管M1的漏-源电压)小于或等于VDD(2.5V)。当VA从0升到5V时，晶体管M1打开，电流源I1通过晶体管M1抽出电流，V1被嵌位在VDD。当VA为5V时，V1至多能为VDD(2.5V)。根据等式(3)，这意味着VGS1不可能超过(VA-V1)即(5V-2.5V)即2.5V。与此类似，晶体管M1的栅-漏最大电压VGD1为(VA-VDD)即(5V-2.5V)即2.5V。对于高达5V的输入电压VA，所有有关电压(即VGS1，VDS1和VGD1)都小于2.5V。这样，低电压电路200的输入缓冲器能安全地与5V工艺的电路接口并一起工作。
晶体管M2和M3构成用于缓冲源跟随输入的反相器。熟练的技术人员会理解，可以用其它适宜的2.5V工艺电路来替代电路200的反相器。
图3表示根据本发明的另一实施方式的输入缓冲电路300的原理图。电路300是用MOS晶体管(M4)作为电阻替代图2的电路200中的理想电流源I1构成的。另一种实现方式是，理想电流源I1可以用实际的电阻替代。不论在哪种情况中，电路300的一个缺点是在高状态时它会消耗相当大的直流功率。增加晶体管M4的电阻可以降低这个功率，但代价是电路的速度降低。
图4表示根据本发明的另一个实施方式的输入缓冲电路400的原理图。电路400通过加入另一个晶体管(M5)来解决电路300的电路速度问题。晶体管M5最好有较低的电阻，而晶体管M4有较高的电阻。当输入VA为高时，晶体管M4要消耗少量的直流功率。这种状态下，节点1的电压V1为高，节点Z的电压VZ为低。这样晶体管M5关断。当输入VA变低时，由于晶体管M1的栅-源电容耦合，V1变低。当V1低于由晶体管M2和M3组成的反相器的阈值(应被设置为相当低)时，VZ变高，使晶体管M5打开，很快把V1拉低。类似地，当输入VA再次变高时，晶体管M5会很快关断，降低直流功耗。晶体管M5还对电路400的输入缓冲器提供某种附加的滞后特性，因此其作用类似施密特触发器(Schmit Trigger)输入。
图5表示的也是根据本发明的另一个实施方式的输入缓冲电路500的原理图。除了加入了晶体管MPL1，MPL2，M6和M7外，电路500和图4的电路400相同。正常工作时，输入信号LPN为高，但是当不希望有直流功率消耗时，LPN保持为低。在这种情况下，不管节点A的输入电压VA是多少，输出电压VZ固定为高。这样，电路500能消除任何不希望的直流功耗。电路500中包含晶体管M6和M7，用来缓冲输出。对0.35微米2.5V工艺的电路500的模拟表明，最坏情况下的低速度为驱动1.5pf负载低于1.5ns。最坏情况下的高速时，该电路在高状态时消耗0.26mw直流功率，在低状态时没有直流功耗。
如上所述，用2.5V工艺实现图2-5的电路，它能容许输入电压高达5V。这样，图2-5的“低电压”电路就能与用高达5V(包括5V)的工艺实现的“高电压”电路接口。如较早所描述的，特定工艺的电压一般由栅-氧化层击穿电压和/或源-漏穿通决定。本发明也可以用2.5V以外的工艺实现。一般说来，本发明的电路可以任何X伏工艺实现，该电路将能容许高达2X伏的电压。这样，用X伏工艺实现的电路是“低电压”电路，它能与用(高达)2X伏工艺实现的“高电压”电路接口。例如，本发明的电路可以用1.8V工艺实现，它可以接收并容许高达3.6V的电压。这样，这种1.8V的低电压电路可以安全地与3.3V工艺的较高电压电路接口。
为了便于解释权利要求书，在该权利要求书中使用附图标号以确定所要求主题的一个或更多可能的实施方式。这些标号并不将权利要求书的范围限制为对应附图中的实施方式。
应该进一步理解的是，熟练的技术人员为了说明本发明的性质可以对已描述和说明的细节、材料以及部件的安排进行各种改变，而不脱离以下的权利要求书中所表达的本发明的原理和范围。
权利要求
1.一种用低电压工艺实现、并具有连接到其它低电压工艺电路的输入缓冲器的集成电路，该输入缓冲器由一个沟道节点连接到参考电压(例如VDD)、另一个沟道节点连接到电流源的缓冲晶体管(如图2中的M1)组成，其中这两个沟道节点是该缓冲晶体管的源和漏，该缓冲晶体管的栅可以接收高达输入缓冲器的参考电压的二倍的输入电压，该缓冲晶体管的源用于给其它的低电压工艺电路提供电压。
2.权利要求1的集成电路，其中该电流源由把该缓冲器的源连接到地、作为电阻的第二晶体管(如图3的M4)组成。
3.权利要求2的集成电路进一步由一个沟道节点连接到该缓冲器和第二晶体管的公共节点、另一个沟道节点连接到地的第三晶体管(如图4中的M5)组成，其中用第三晶体管的打开和关断来降低该输入缓冲器的功耗。
4.权利要求3的集成电路进一步由以下组成第四晶体管(如图5中的MLP1)，其沟道节点连接到该缓冲晶体管的沟道节点，栅用来接收控制信号；以及第五晶体管(如图5中的MLP2)，其沟道节点连接在第三晶体管和地之间，栅用来接收该控制信号，其中用该第四和第五晶体管的打开和关断来进一步降低该输入缓冲器的功耗。
5.权利要求4的集成电路，其中该缓冲晶体管、第二晶体管、第三晶体管和第五晶体管都是n沟晶体管；以及第四晶体管是p沟晶体管。
6.权利要求1的集成电路，其中该低压工艺是2.5V工艺，该输入缓冲器用于接收高达5V的输入电压。
7.权利要求6的集成电路，其中该2.5V集成电路用于和5V工艺的集成电路接口。
8.权利要求1的集成电路，其中该低电压集成电路用于和较高电压工艺的集成电路接口。
9.用以低电压工艺实现的集成电路来缓冲高电压输入的方法由以下步骤组成(a)在该集成电路的输入缓冲器的缓冲晶体管(如图2中的M1)的一个沟道节点上施加参考电压(例如VDD)；(b)在该缓冲晶体管的另一个沟道节点上接入电流源，其中这两个沟道节点是该缓冲晶体管的源和漏；以及(c)在该缓冲晶体管的栅上加上大小高达该参考电压两倍的输入电压，这样该输入缓冲晶体管的源给另一个低电压工艺电路提供电压。
10.权利要求9的方法，其中该电流源由把该缓冲器的源连接到地、作为电阻的第二晶体管(如图3中的M4)组成。
11.权利要求10的方法，进一步包含第三晶体管(如图4中的M5)，它的一个沟道节点连接到该缓冲器与第二晶体管之间的的公共节点上，另一个沟道节点连接到地，用该第三晶体管的打开和关断来降低该输入缓冲器的功耗。
12.权利要求11的方法，进一步包含第四晶体管(如图5中的MLP1)，它的沟道节点连接到该缓冲晶体管的沟道节点，它的栅用来接收控制信号；以及第五晶体管(如图5中的MLP2)，它的沟道节点连接在该第三晶体管和地之间，它的栅接收该控制信号；其中用该第四和第五晶体管的打开和关断来进一步降低该输入缓冲器的功耗。
13.权利要求12的方法，其中该缓冲晶体管、第二晶体管、第三晶体管和第五晶体管都是n沟晶体管；以及该第四晶体管是p沟晶体管。
14.权利要求9的方法，其中该低电压工艺是2.5V工艺，该输入缓冲器接收高达5V的输入电压。
15.权利要求14的方法，其中该2.5V集成电路和5V工艺的集成电路接口。
16.权利要求9的方法，其中该低电压集成电路和较高电压工艺的集成电路接口。
全文摘要
低压工艺集成电路(IC)的输入缓冲器具有缓冲晶体管,该缓冲器的栅用于接收输入信号。该输入缓冲器的沟道节点连接到其它电路(例如低压偏置电压和电流源)。有了这种输入缓冲器,该低电压电路就能安全地接收较高的输入电压。这样该低电压电路就能与较高电压工艺电路接口并安全地一起工作。一种实现方法中,现有的5V工艺IC电路可以和利用本发明的具有输入缓冲器的新的2.5V工艺的IC电路一起安全地使用。
文档编号H01L21/822GK1196609SQ98105460
公开日1998年10月21日 申请日期1998年3月12日 优先权日1997年3月14日
发明者伯纳德·L·莫里斯 申请人:朗迅科技公司