专利名称：功率器件的驱动电路的制作方法
技术领域：
本发明涉及驱动IGBT和MOSFET等的功率器件的驱动电路，具体地说，涉及可防止高电位侧基准电位的负噪声、dv/dt导致的误信号的传送的功率器件的驱动电路。
背景技术：
图11是传统的功率器件的驱动电路的图。该驱动电路具备电平移动电路10、传送电路11、驱动电路12。电平移动电路10具备电阻R1、R2、高耐压NMOS晶体管T1、T2。另外，传送电路11具备RS型触发器16、掩蔽电路17。掩蔽电路17如图2所示，具备反相器18、19；NAND门20、21；NOR门22、23以及AND门24。
向电平移动电路10输入用于控制功率器件的导通/截止动作的导通信号和截止信号。导通信号和截止信号是从低电位侧的控制电路32输出的脉冲信号，输入电平移动电路10的高耐压NMOS晶体管T1、T2，并电平移动到高电位。电平移动的导通信号和截止信号经由传送电路11及驱动电路12传送到功率器件(未图示)。
一般，驱动电路驱动的功率器件的负载往往是马达和荧光灯等的感性负载。由于这些感性负载和印刷基板上的布线等产生的寄生感性分量等的影响，存在因开关时驱动电路的地33的电位(高电位侧基准电位)的负噪声和dv/dt导致高电位侧基准电位相对于地14的电位变动到负侧的情况。
该场合，通过高耐压NMOS晶体管T1、T2的寄生电容、寄生二极管等，电流流过与地33连接的电阻R1、R2，产生电压降，导通信号和截止信号急剧降低而成为误信号。存在该误信号传送后导致功率器件的误动作的问题。
因而，为了防止该误动作，设置掩蔽电路17，导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号传送到RS型触发器16(例如，参照专利文献1)。
特开2003-273715号公报发明内容这里，考虑电平移动电路10的输出即导通信号和截止信号由于dv/dt等的影响而如图12(a)所示急剧降低的情况。图中，掩蔽电路17的反相器18、19的阈值电平(第1阈值电平)用虚线A表示。反相器18、19的输出信号、AND门24的输出信号分别如图12(b)～(d)所示变化。
由于高耐压NMOS晶体管T1、T2的寄生电容的波动等而在导通信号和截止信号之间产生电位差时，AND门的输出信号成为激活(高)的范围比反相器18或19的输出信号成为激活(高)的范围窄。因而，如图12(e)所示，存在从导通侧的NOR门22向RS型触发器16传送误信号的问题。
本发明为了解决上述的问题而提出，其目的是提供可防止高电位侧基准电位的负噪声、dv/dt导致的误信号的传送的功率器件的驱动电路。
本发明的功率器件的驱动电路，具备电平移动电路，将用于将功率器件分别控制为导通状态/截止状态的导通信号和截止信号进行电平移动并输出；掩蔽电路，在导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号的传送；短路电路，设置在掩蔽电路的前级，在导通信号和截止信号都比第2阈值电平低时，使导通信号的传送通路和截止信号的传送通路短路。第2阈值电平比第1阈值电平高。本发明的其他特征在后文进行说明。
通过本发明，可防止由高电位侧基准电位的负噪声、dv/dt导致的误信号的传送。
图1是本发明实施例1的功率器件的驱动电路的示意图。
图2的掩蔽电路的示意图。
图3是图1的驱动电路的时序图。
图4是图3(a)的要部的放大图。
图5是短路电路的NMOS晶体管的截面图。
图6是本发明实施例2的功率器件的驱动电路的示意图。
图7是图6的驱动电路的时序图。
图8是本发明实施例3的功率器件的驱动电路的示意图。
图9是短路电路的两个PMOS晶体管的截面图。
图10是短路电路的PMOS晶体管的动作的示意图。
图11是传统的功率器件的驱动电路的示意图。
图12是图11的驱动电路的时序图。
符号说明10 电平移动电路具体实施方式
实施例1图1是本发明实施例1的功率器件的驱动电路的示意图。该驱动电路是生成功率器件的驱动信号的电路。具备电平移动电路10、传送电路11、驱动电路12以及短路电路13。另外，该驱动电路由高耐压集成电路(HVIC)实现。
电平移动电路10具备电阻R1、R2和高耐压NMOS晶体管T1、T2。该晶体管T1、T2的源极都与地14连接，漏极分别经由电阻R1、R2与高电位侧电源15连接。而且，对晶体管T1、T2的栅极输入用于控制功率器件的导通/截止动作的低电位的导通信号和截止信号。通过该信号，晶体管T1、T2动作而在电阻R1、R2产生电位差，从而，导通信号和截止信号电平移动到高电位，从晶体管T1、T2的漏极侧输出。
传送电路11具有RS型触发器16和掩蔽电路17。掩蔽电路17如图2所示，具备反相器18、19、NOR门20、21、NAND门22、23以及AND门24。
电平移动的导通信号和截止信号，分别输入掩蔽电路17的反相器18、19。该反相器18、19在第1阈值电平逻辑反相。反相器18、19的输出分别经由NAND门22、23输入NOR门20、21。另外，反相器18、19的输出都输入AND门24，该AND门24的输出输入NOR门20、21。该AND门24在反相器18、19的输出都激活时，生成掩蔽用的掩蔽信号，使反相器18、19的输出即导通信号和截止信号不传送到RS型触发器16。从而，掩蔽电路17在导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号的传送。
掩蔽电路17的NAND门22的输出输入RS型触发器16的置位输入端S，NAND门23的输出输入RS型触发器16的复位输入端R。RS型触发器16的输出，经由驱动电路12传送到功率器件(未图示)。
而且，本发明中，在掩蔽电路17的前级设置短路电路13。短路电路13具备NMOS晶体管25、AND门25、反相器27、28。该反相器27、28在第2阈值电平逻辑反相。该NMOS晶体管25的源极/漏极分别与导通信号的传送通路(晶体管T1的漏极端子和反相器18之间)和截止信号的传送通路(晶体管T2的漏极端子和反相器19之间)连接。另外，AND门25将导通信号和截止信号分别经由反相器27、28输入，向NMOS晶体管25的栅极输出。从而，短路电路13在导通信号和截止信号都比第2阈值电平低时，使导通信号的传送通路和截止信号的传送通路短路。
但是，将第2阈值电平设定成比第1阈值电平高。从而，短路电路13先于传送电路11动作。
这里，考虑电平移动电路10的输出即导通信号和截止信号由于dv/dt等的影响而如图3(a)所示急剧降低的情况。图中，第1阈值电平用虚线A表示，第2阈值电平用虚线B表示，导通信号用线X表示，截止信号用线Y表示。另外，图4放大表示了图3(a)的要部。
截止信号比导通信号大时，输入导通信号的反相器27先于输入截止信号的反相器28达到逻辑反相用的第2阈值电平。因而，如图3(b)(c)所示，导通信号先于截止信号输入AND门25。
若导通信号和截止信号都达到反相器27、28的逻辑反相用的第2阈值电平，则图3(d)所示，从AND门25输出信号。从而，NMOS晶体管25的栅极接通，导通信号的传送通路和截止信号的传送通路被短路。这对应于图3(a)的E点。
该短路动作使导通信号和截止信号间的电位差消失，线X(导通信号)和线Y(截止信号)重叠而成为理想的线Z。该状态中，若导通信号和截止信号的电位降变大，达到传送电路11的反相器18、19的第1阈值电平，则如图3(e)(f)所示，反相器18、19同时输出信号，如图3(g)所示，与此同时，AND门24的输出信号(掩蔽信号)也被输出。因而，如图3(h)所示，在AND门24上升时，不从NOR门22输出误信号。
接着，若导通信号/截止信号从VS电位上升到超过传送电路11的反相器18、19的第1阈值电平，则如图3(d)(f)所示，来自反相器18、19的输出信号同时截止，如图3(g)所示，与此同时，AND门24的输出信号(掩蔽信号)也截止。因而，如图3(h)所示，在AND门24下降时，不从NOR门22输出误信号。
接着，导通信号/截止信号若超过短路电路13的反相器27、28的第2阈值电平，则如图3(d)所示，来自AND门25的使NMOS晶体管25的栅极接通的信号成为截止，NMOS晶体管25关断。从而，导通信号的传送通路和截止信号的传送通路再次被电气绝缘。这对应于图3(a)的F点。通过该动作，图4所示线Z再次分离为线X(导通信号)和线Y(截止信号)。分离后，导通信号和截止信号的任一方立刻超过第2阈值电平，因此不从AND门25输出信号。
如上所述，本实施例的驱动电路中，掩蔽电路17成为掩蔽误信号的电位之前，通过设为使输入掩蔽电路的导通信号和截止信号的电位差消失的理想状态，可以可靠地防止从掩蔽电路17向RS型触发器16传送误信号。但是，导通信号和截止信号的电位差ΔV即使变大，也有必要设定第1阈值电平和第2阈值电平的差，以使短路电路13先于传送电路11动作。
另外，表示NMOS晶体管25的截面图如图5所示。在N型半导体基板101上按照顺序形成埋入氧化膜102、N-外延层103、P阱区104。在P阱区104上隔着氧化膜105形成栅极多晶硅106。在该栅极多晶硅106的两边的P阱区104设置N+扩散层107、108，并在远离它们的P阱区104设置P+扩散层109，分别与铝电极110、111、112连接。铝电极110、111分别被输入导通信号和截止信号，对铝电极112施加VS电位，对背栅极即N-外延层103施加VB电位。从而，导通信号和截止信号若成为VS电位以下，则由N+扩散层107、108和P阱区104形成的寄生二极管正向偏置。因而，电平移动电路10的晶体管T1、T2的漏极被箝制到VS电位。该构成发挥与图11所示传统的电路的箝位二极管D1、D2相同的功能，因此，通过导入NMOS晶体管25，可省略箝位二极管D1、D2。
实施例2图6是本发明实施例2的功率器件的驱动电路的示意图。该驱动电路还具备在短路电路13和掩蔽电路17间设置的延迟电路29。其他构成与实施例1相同。
一般，dv/dt等引起的误信号如图7(a)所示，下降急剧上升缓慢。因而，设置延迟电路29，如图7(e)(f)所示，短路电路13可靠地动作后，信号输入到传送电路11。从而，可以可靠地防止下降时的急剧变化导致的误动作。但是，延迟电路29导致的延迟时间最好比传送电路11中传送的误信号的最小脉冲宽度短。
实施例3图8是本发明的实施例3的功率器件的驱动电路的示意图。该驱动电路的短路电路13的构成与实施例1不同，其他构成与实施例1相同。
短路电路13具备漏极和栅极与导通信号的传送通路连接的第1PMOS晶体管30；漏极和栅极与截止信号的传送通路连接，源极与第1PMOS晶体管30的源极连接的第2PMOS晶体管31。
这里，图9表示了第1PMOS晶体管30和第2PMOS晶体管31的截面图。在N型半导体基板101上按照顺序形成埋入氧化膜102、N-外延层103。然后，在N-外延层103上隔着氧化膜105形成栅极多晶硅113、114。在该栅极多晶硅113、114之间的N-外延层103上，设置P+扩散层115作为两晶体管的源极。在该栅极多晶硅113的相反侧的N-外延层103上，设置P+扩散层116作为第1PMOS晶体管30的漏极，在该栅极多晶硅114的相反侧的N-外延层103上，设置P+扩散层117作为第2PMOS晶体管31的漏极。另外，栅极多晶硅113和P+扩散层116与铝电极118连接，栅极多晶硅114和P+扩散层117与铝电极119连接。铝电极117、119分别被输入导通信号和截止信号，背栅极即N-外延层103被施加VB电位。
用图10说明该短路电路13的PMOS晶体管30、31的动作。图中，实线表示导通信号/截止信号的变化，虚线表示PMOS晶体管30、31的阈值电平。若导通信号/截止信号由于dV/dt等的影响而低于VB电位，则与该传送通路连接的PMOS晶体管30、31的栅极和漏极电位降低，PMOS晶体管30、31自动成为导通状态。导通侧和截止侧的PMOS晶体管30、31都成为导通状态，从而，导通信号的传送通路和截止信号的传送通路被短路。这里，表示PMOS晶体管30、31的阈值电平的虚线c的电平伴随导通信号/截止信号的变化而降低是因为，PMOS晶体管30、31的源极和漏极的电位受到对背栅极的明显增加和减少的背栅极偏置效果的影响。
根据本实施例，PMOS晶体管30、31伴随导通信号/截止信号的电位变化而自动导通/截止。从而，不仅可获得与实施例1同样的效果，且由于不需要驱动装置，可非常简单地构成短路电路。
另外，也可与实施例2同样，在短路电路13和掩蔽电路17之间设置延迟电路29。
权利要求
1.一种功率器件的驱动电路，具备电平移动电路，将用于将功率器件分别控制为导通状态/截止状态的导通信号和截止信号进行电平移动并输出；掩蔽电路，在上述导通信号和上述截止信号都比第1阈值电平低时，阻止上述导通信号和上述截止信号的传送；短路电路，设置在上述掩蔽电路的前级，在上述导通信号和上述截止信号都比第2阈值电平低时，使上述导通信号的传送通路和上述截止信号的传送通路短路，其中，上述第2阈值电平比上述第1阈值电平高。
2.权利要求1所述的功率器件的驱动电路，其特征在于，上述短路电路具备源极/漏极分别与上述导通信号的传送通路和上述截止信号的传送通路连接的NMOS晶体管；将上述导通信号和上述截止信号分别经由反相器输入并向上述NMOS晶体管的栅极输出的AND门。
3.权利要求1所述的功率器件的驱动电路，其特征在于，上述短路电路具备，漏极和栅极与上述导通信号的传送通路连接的第1PMOS晶体管；漏极和栅极与上述截止信号的传送通路连接，源极与上述第1PMOS晶体管的源极连接的第2PMOS晶体管。
4.权利要求1～3中的任一项所述的功率器件的驱动电路，其特征在于，还具备在上述短路电路和上述掩蔽电路之间设置的延迟电路。
全文摘要
本发明提供可防止由高电位侧基准电位的负噪声、dv/dt导致的误信号的传送的功率器件的驱动电路。其具备电平移动电路，将用于将功率器件分别控制为导通状态/截止状态的导通信号和截止信号进行电平移动并输出；掩蔽电路，在导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号的传送；短路电路，设置在掩蔽电路的前级，在导通信号和截止信号都比第2阈值电平低时，使导通信号的传送通路和截止信号的传送通路短路。第2阈值电平比第1阈值电平高。
文档编号H02M1/08GK101034845SQ20061016935
公开日2007年9月12日 申请日期2006年11月29日 优先权日2006年3月8日
发明者清水和宏 申请人:三菱电机株式会社