具有优化的负载暂态响应的dc-dc变换器控制器及其方法

专利名称：具有优化的负载暂态响应的dc-dc变换器控制器及其方法
具有优化的负载暂态响应的DC-DC变换器控制器及其方法 相关申请的交叉引用
本申请基于2005年10月24日提交的在先PCT申请号为 PCT/US2005/038408的申请，其被包含于此以做参考，且由此为了共 同的主题内容而对其要求优先权。
背景技术：
本发明一般涉及电子学，尤其是涉及形成半导体器件的方法和结构。
过去，半导体工业利用各种方法和结构来制造电源系统的电源控
制器。先前的电源控制器的一些应用包括可减少以下操作所需要的电 流的量的负载。 一些先前的电源控制器可检测减少的电流需求量，并 将操作模式改变为轻负载模式。这些先前的电源控制器通常不能快速 降低电源的输出电压的值。
因此，期望有一种形成电源控制器的方法，该电源控制器便于检 测快速降低输出电压值的轻负栽电流需求量。
附图的简要说明


图1简要示出根据本发明的包括电源控制器的电源控制系统的
一部分的实施方式；
图2简要示出根据本发明的包括另一电源控制器的另一电源控 制系统的一部分的实施方式，其是图1的系统和控制器的可选实施方
式；
图3简要示出根据本发明的包括又一电源控制器的又一电源控 制系统的一部分的实施方式，其是图l和图2的系统和控制器的可选 实施方式；
5图4简要示出根据本发明的另一电源控制器的一部分的实施方 式，其是图1、图2和图3的电源控制器的可选实施方式；
图5简要示出根据本发明的另一电源控制器的一部分的实施方 式，其是图1、图2、图3和图4的电源控制器的可选实施方式；
图6简要示出根据本发明的另一电源控制器的一部分的实施方 式，其是图1、图2、图3、图4和图5的电源控制器的可选实施方式；
图7筒要示出根据本发明的另一电源控制器的一部分的实施方 式，其是图l、图2、图3、图4、图5和图6的电源控制器的可选实 施方式；以及
图8简要示出根据本发明的包括图1的电源控制器的半导体器件 的放大平面图。
为了说明的简洁和清楚，附图中的元件不一定按比例绘制，不同 图中相同的参考数字表示相同的元件。此外，为了描述的简要而省略 了公知的步骤和元件的说明与详述。如这里所使用的栽流电极 (current carrying electrode )表示器寸牛的一个承载通过该器孑牛的电流 的元件，如MOS晶体管的源极或漏极、或二极晶体管的集电极或发 射极、或二极管的阴极或阳极；控制电极表示器件的一个控制通过该 器件的电流的元件，如MOS晶体管的栅极或二极晶体管的基极。虽 然这些器件在这里被解释为某个N沟道或P沟道器件，但本领域中一 般的技术人员应该认识到，依照本发明，互补器件也是可能的。所属 技术领域中的技术人员应认识到，这里使用的词"在...的期间、在... 同时、当...的时候，，不是表示一旦开始操作马上就会出现反应的准确术 语，而是在被初始操作激起的反应之间可能有一些小而合理的延迟， 如传播延迟。
附图的详细说明
图1简要示出电源系统10的一个实施方式，其包括电源控制器 25的一部分的示例性实施方式，电源控制器25响应于增加到不期望 的值的输出电压而调节系统10的输出电压值。系统IO在功率输入端子11和功率返回端子12之间接收功率，并在电压输出端子13和端 子12之间产生输出电压。系统10—般包括负载16、能量存储电感器 14、滤波电容器(smoothing capacitor)17和反馈网络18，负载16连接 在端子12和13之间，以便接收输出电压。反馈网络18可为本领域 技术人员公知的各种反馈网络中的任何一种，其包括分压器的示例性 实施方式，由第一电阻器19和第二电阻器20构成，其产生表示输出 电压值的反馈信号。反馈信号通常在电阻器19和20之间的公共节点 形成。在一些实施方式中，反馈网络18可为控制器25的一部分。此 外，电容器可与每个电阻器19和20并联，用于频率补偿。
控制器25包括一般连接到相应的端子11和12以接收输入电压 的电压输入26和电压返回27。控制器25的第一功率开关或晶体管 55以及第二功率开关或晶体管56选择性地接通或关闭，以便提供通 过控制器25的输出29的电流，并调节端子13上的输出电压的值。 控制器25的驱动器电路36用于帮助控制晶体管55和56的接通或关 闭。对于图1所示的示例性实施方式，控制器25配置为电压模式开 关控制器，且一般包括逻辑和控制电路33、误差放大器60、模式检 测比较器69、负电流比较器51、斜坡发生器或斜坡63、 PWM比较 器78、电流感测检测器79、参考发生器或参考61和67以及"与，，门 74。放大器60 —般是跨导(transconductance)放大器并且具有补偿网 络，该补偿网络由阻抗Z连同放大器60的输出上的电阻器和电容器 示出，以提供频率补偿和增益控制。在一些实施方式中，阻抗Z可为 导数装置(derivator)。在大多数实施方式中，控制器25还包括内部调 节器31,内部调节器31连接在输入26和返回27^J'司，以便接收输 入电压并在输出32上产生内部工作电压，该内部工作电压用于操作 控制器25的不同元件，例如放大器60、比较器69和控制电路33。 驱动器电路36接收控制信号，并响应性地形成用于控制晶体管55的 第一开关信号(switching signal )和用于控制晶体管56的第二开关信 号。在图1所示的示例性实施方式中，晶体管55是包括感测元件或 感测晶体管的P沟道感测场效应晶体管(SenseFET)型的晶体管，感测元件或感测晶体管提供表示流经晶体管55的电流的感测电流。 SenseFET型的晶体管通常形成为包括主晶体管和感测晶体管。 一般， SenseFET型的晶体管由相互连接而构成大晶体管的很多晶体管单元 形成。对于P沟道SenseFET型的晶体管，少量单元使其漏极与其余 单元的漏极分离，并被引到SenseFET的感测晶体管的分离的外部端 子或感测端子。其余的漏极连接在一起以形成晶体管的主要部分的主 要漏极(main drain)。 SenseFET型的晶体管的一个例子在1985年11 月12日发布给Robert Wrathall的美国专利号为4,553,084的专利中 被公开，其被包含于此以做参考。SENSEFET是伊利诺斯州(Illinois) 绍姆堡(Schaumburg )的摩托罗拉(Motolola )公司的商标。
驱动器电路36 —般包括具有输出级的反相緩沖器38和反相緩冲 器44，该输出级足以驱动由功率开关的控制电极如相应的晶体管55 和56的斥册极呈现的负载。緩冲器38和44产生驱动相应的晶体管55 和56的栅极的相应的第一和第二开关信号。电路36还包括逻辑电路， 以控制晶体管55和56的接通或关闭状态，其包括"与"门37、"与非" 门43以及延迟反相器39、 40、 41和42。逻辑和控制电路33包括逻 辑电路，其产生开关控制信号，例如由电路36使用的脉冲宽度调制 (PWM)控制信号和负电流检测(NCD)控制信号。电路33通常包 括时钟发生器或时钟70、 PWM锁存器71、模式锁存器77、负电流 检测(NCD)触发器50、反相器75以及"与"门72、 73、 76和80。
斜坡63包括斜坡电容器65、斜坡电流源66以及放电开关或放 电晶体管64。对于图1所示的示例性实施方式，斜坡电流源66是可 变的电流源，其与来自输入26的输入电压值的变化成比例地改变通 过电流源66的电流。开关信号用于控制晶体管55，其也用于控制晶 体管64。当第一开关控制信号开始启动晶体管55时，第一开关控制 信号也禁止晶体管64，这允许电容器65以由电流源66的值和来自放 大器60的误差信号的值之差确定的速率充电。误差信号应用于电容 器65的一侧，以及电流源66应用于电容器65的另一侧。在优选实 施方式中，误差信号是误差电压。控制器25配置成在正常操作模式和轻负载操作模式中操作。在 正常操作模式的正常操作期间，负载16是有效的，并需要负载电流 15，负载电流15要求控制器25向电感器14提供电流，以维持负载 电流15。在此正常模式中，控制器25接通或关闭晶体管55和56， 以向电感器14提供电流和从电感器14释放电流。如果负载16需要 的负载电流15的值降低，则晶体管55和56的接通或关闭可使输出 电压的值增加。如果输出电压增加得太多，则它可能增加得超过输出 电压的期望值，并可能损坏负载16。因此，在此轻负载条件下，控制 器25配置成将输出电压的值限制到上限，该上限实质上由放大器的 增益和来自参考67的参考信号的值建立。本领域技术人员应认识到， 可能存在较少的寄生偏移(offset)和延迟，以使上限不是确切地由第二 参考信号的值建立。放大器60从控制器25的输入30接收反馈信号， 并产生表示反馈信号与参考61提供的第一参考信号的值的偏差的误 差信号。模式检测比较器69接收误差信号，并比较误差信号与来自 参考67的第二参考信号。如果该误差信号大于第二参考信号，则在 比较器69的输出上的正常负载(NL)控制信号或NL信号为高值， 指示负载16需要的电流15的值保持输出电压小于实质上由第二参考 信号确定的上限。高NL信号使锁存器77置位，以将控制器25设定 到正常操作模式。相反，如果误差信号的值小于由来自参考67的第 二参考信号设定的值，则比较器69迫使NL信号低，指示负载16需 要的电流15的值为低，且输出电压的值已增加到不小于上限的值。 如在下文中将进一步看到的，低NL信号有助于将控制器25设定到轻 负载操作模式。
在操作中，以及假定负载16需要的电流15的值保持输出电压小 于上限值，以使NL信号为高并且使锁存器77置位，则时钟70产生 用于控制开关信号的计时的时钟信号，该开关信号用于驱动晶体管55 和56。因此，来自时钟70的时钟信号的频率设定开关时段，在该开 关时段期间，第一和第二开关信号可被形成并用于驱动晶体管55和 56。因为NL信号为高，因此来自时钟70的高信号通过门73传播并使PWM锁存器71置位。来自锁存器71的5输出的低信号使触发器 50清零。因为锁存器70被置位，所以来自锁存器71的Q输出的高 信号通过门72传播并由电路36接收。来自门72的高信号迫使反相 器42的输出为低和门43的输出为高以及緩冲器44的输出为低，以 开始禁止晶体管56。来自緩冲器44的低信号迫使延迟反相器41的输 出为高，此高信号连同来自门72的高信号一起迫使门37的输出为高。 来自门37的高信号开始启动晶体管55，以通过输出29提供电流来给 电感器14充电。晶体管55的感测晶体管向节点98提供感测电流。 感测电流和电流源99起电流比较器的作用，该电流比较器将节点98 强加到来自电流源99或感测电流中更大一个的电压。如果在节点98 形成的电压的值大于检测器79的阈值，则检测器79的输出变高，指 示提供给电感器14的电流的值大于给电感器14充电所期望的最小 值。如果检测器79的输出低，则它指示用于给电感器14充电的电流 的值小于给电感器14充电所期望的最小值。
误差放大器60从输入30接收反馈信号并形成误差信号。本领域 技术人员应认识到，来自放大器60的误差信号的值响应于端子13上 的输出电压值的变化而改变。斜坡63接收误差信号，将该误差信号 与来自电容器65的斜坡信号汇总，并在汇总节点62上形成调制的误 差信号。PWM比较器78比较调制的误差信号与来自参考67的第二 参考信号，并在比较器78的输出上形成调制的PWM信号。当调制 的误差信号的值达到不小于来自参考67的第二参考信号的值时，比 较器78迫使调制的PWM信号高，指示晶体管55应被禁止。调制的 PWM信号被门74接收。如果电流检测器79的输出高，则调制的PWM 信号迫使门74的输出高，这使PWM锁存器71复位。来自锁存器71 的5输出的高信号迫使门80的输出高，以从触发器50移去复位信号。 来自锁存器71的Q输出的低信号迫使门72的输出上的开关控制信号 低。电路36接收低信号，该低信号迫使门37的输出低以及緩冲器38 的输出高，因而开始禁止晶体管55。来自门72的低信号还迫使反相 器42的输出高，此高信号被门43的一个输入接收。来自緩冲器38的高信号通过延迟反相器39和40传播，并迫使门43的另一输入高， 因而迫使门43的输出低以及緩冲器44的输出高，以开始启动晶体管 56。注意，触发器50之前被清零，该触发器50对门43的其余输入 施加高信号。本领域技术人员应认识到，反相器39和40形成延迟， 该延迟阻止启动晶体管56，直到晶体管55开始被禁止，这有助于阻 止直通(shoot-through)电流通过晶体管55和56。在此延迟期间， 通过晶体管56的没有示出的体二极管提供电流连续性。启动晶体管 56开始释放储存在电感器14中的能量。
晶体管56保持启动并使电感器14放电，直到来自电感器14的 放电电流的值小于返回27的值并开始反转极性。负电流比较器51配 置成检测电流反转，并在比较器51的输出上形成第二控制信号或负 电流检测(NCD)控制信号，指示来自电感器14的放电电流被反转 了至少一个小量。在一个实施方式中，比较器51的参考输入配置成 具有负偏置电压，以确保比较器51检测负电流而不是正或零电流。 该偏置一般是在比较器51的输入级上形成的偏置，但可以是施加到 比较器51的外部电压。该偏置在图1中由偏置电压52示出。 一般， 偏置的量确保来自电感器14的电流被反转了包括在大约0.05和60毫 安之间的量的至少一个小量以及优选地大约20毫安。负电流检测迫 使NCD控制信号高，这使触发器50置位。来自g输出的低信号禁止 门43并迫使緩冲器44的输出低，这开始禁止晶体管56。来自Q输 出的高信号启动门76，但门76的输出保持低，因为NL信号保持高。 只要控制器25可控制输出电压的值来保持反馈信号接近于来自参考 61的第一参考信号的值，NL信号就保持高，且控制器25和系统10 保持运行在正常操作模式中，因此，时钟70继续开始用于接通或关 闭晶体管55和56的开关循环(switching cycle)。本领域技术人员应认 识到，在正常操作模式期间，来自时钟70的另一时钟信号可开始控 制器25的另一开关循环，因而在NCD信号可禁止晶体管56之前禁 止晶体管56。
在控制器25的运行期间，负载16需要的电流15的值可能降低。在此条件下，当控制器25启动晶体管55以给电感器14充电时，由 于负载16需要的电流降低，因此端子13上的输出电压的值可能增加。 增加的输出电压也增加了反馈信号并降低了放大器60的输出上的误 差信号的值。当输出电压的值增加到不小于上限时，误差信号降低到 小于来自参考67的第二参考信号。比较器69响应性地迫使NL信号 低，指示负载16的电流要求降低到需要阻止输出电压增加的值之下。 来自比较器69的低信号迫使门73的输出低，因而禁止时钟70开始 控制器25的另一开关循环。因为当晶体管55被启动时，触发器50 先前被复位，因此来自比较器69的低信号不影响锁存器77的状态。 因此，晶体管55保持启动，而与改变状态的比较器69的输出无关。 因此，控制器25继续运行在正常操作模式中，但时钟70没有产生更 多的开关循环，因而斜坡63形成调制的误差信号，PWM比较器78 形成调制的PWM信号，以及门74的输出响应于来自晶体管55的感 测电流而变高。来自门74的高信号使锁存器71复位。高5输出移去 来自触发器50的复位信号。锁存器71的低Q输出迫使门72低以及 緩冲器38的输出高，因而开始禁止晶体管55。在反相器39和40的 延迟之后，来自门72的低信号开始启动晶体管56。启动晶体管56释 放了储存在电感器14中的能量，以帮助阻止输出电压的值增加得更 多并开始快速降低输出电压的值。晶体管56保持被启动并使电感器 14放电，直到来自电感器14的放电电流的值在值上反转(reverse)， 并迫使比较器51的输出上的NCD控制信号高。来自比较器51的高 信号使触发器50置位。低5输出迫使门43的输出高以及緩冲器44的 输出低，以开始禁止晶体管56。因为NL信号低，触发器50的高的 Q输出使锁存器77复位并将控制器25置于轻负载操作模式中。只要 输出电压的值不小于上限，误差信号就保持小于来自参考67的第二 参考信号的值，以及NL信号保持低，禁止时钟70开始控制器25的 另一开关循环。如可看到的，第一控制信号禁止控制器25的随后的 开关循环的启动。电感器14的充电响应于输出电压的值和充电电流 而被禁止，且电感器14的放电响应于禁止电感器14的充电而被启动。随后，当来自电感器14的放电电流反转时，第二控制信号终止电感 器14的放电。本领域技术人员应认识到，NL控制信号或锁存器的Q 输出也可用于禁止未示出的其它内部模块，以便帮助减少功率消耗。
当输出电压降低到上限以下时，误差电压的值增加，且比较器 69迫使NL信号高，以允许时钟70开始控制器25的开关循环并使锁 存器77复位，因而再次使控制器25置位以运行在正常操作模式中。
为了实现控制器25的这项功能，调节器31连接在输入26和返 回27之间。输入26连接到晶体管55的主要源极(main source)。晶体 管55的感测晶体管的感测漏极或漏极/>共地连接到节点98、电流源 99的第一端子和检测器79的输入。源极99的第二端子与返回27连 接。晶体管55的漏极公共地连接到输出29、比较器51的非反向输入 和晶体管56的漏极。晶体管56的源极与返回27连接。晶体管55的 栅极公共地连接到緩冲器38的输出、反相器40的输入和晶体管64 的栅极。反相器40的输出连接到反相器39的输入，反相器39具有 连接到门43的第一输入的输出。门43的第二输入连接到反相器42 的输出，反相器42具有公共地连接到门37的第一输入和门72的输 出的输入。门43的第三输入与触发器50的g输出连接。门43的输出 连接到緩冲器44的输入，緩冲器44具有公共地连接到晶体管56的 栅极和反相器41的输入的输出。反相器41的输出连接到门37的第 二输入。门37的输出与緩沖器38的输入连接。门72的第一输入连 接到锁存器71的Q输出，以及门72的第二输入公共地连接到锁存器 77的Q输出和门80的第一输入。锁存器71的5输出连接到门80的 第二输入，门80具有连接到触发器50的复位输入的输出。锁存器71 的置位输入与门73的输出连接。门73的第一输入连接到时钟70的 输出，以及门73的第二输入公共地连接到锁存器77的置位输入、反 相器75的输入和比较器69的输出。反相器75的输出与门76的第一 输入连接。门76的输出连接到锁存器77的复位输入，以及门76的 第二输入连接到触发器50的Q输出。比较器51的反向输入连接到偏 置52的一个端子，偏置52具有连接到返回27的第二端子。比较器51的输出连接到触发器50的时钟输入。触发器50的D输入与调节 器31的输出32连接。放大器60的反向输入被连接以从输入30接收 反馈信号。放大器60的非反向输入连接到参考61的第一端子，参考 61具有连接到返回27的第二端子。放大器60的输出公共地连接到比 较器69的非反向输入、晶体管64的漏极和电容器65的第一端子。 晶体管64的源极公共地连接到节点62、电容器65的第二端子、电流 源66的第一端子和比较器78的反向输入。电流源66的第二端子与 返回27连接。参考67的第一端子连接到返回27,以及其第二端子公 共地连接到比较器69的反向输入和比较器78的反向输入。比较器78 的输出与门74的第一输入连接。门74的第二输入连接到检测器79 的输出。门74的输出与锁存器71的复位输入连接。
图2简要示出电源系统82的实施方式，其为图l的说明中描述 的系统10的可选实施方式。系统82包括电源控制器83的一部分的 示例性实施方式，其为图1的说明中描述的控制器25的可选实施方 式。控制器83与控制器25类似地运行，然而，控制器83是电流模 式控制器，而不是电压模式控制器。控制器25的比较器78、门74和 检测器79由放大器88、晶体管89、电阻器卯和比较器91代替。放 大器88、晶体管89和电阻器90用于控制器83的电流模式调节循环。 放大器88从节点62接收调制的误差信号。放大器88与晶体管89和 电阻器90 —起将来自节点62的电压转换成电流。比较器91的输出 提供了与门74的输出类似地起作用的信号。
图3简要示出电源系统85的实施方式，其为图1的说明中描述 的系统10的可选实施方式。系统85包括电源控制器86的一部分的 示例性实施方式，其为图1的说明中描述的控制器25的可选实施方 式。控制器86可在电压模式控制器如图1的控制器25和电流模式如 图2的控制器83之间选择。控制器86包括便于在电压模式控制结构 和电流模式结构之间切换的模式控制输入28。模拟多路复用器94接 收模式控制信号，并响应性地选择从节点98到检测器79或比较器91 的信号。数字多路复用器84接收模式控制信号，并响应性地选择到锁存器71的复位输入的门74或比较器91的输出。本领域技术人员 应认识到，输入28上的信号一般也必须修改比较器65、电流源66和 阻抗Z的值，以便提供适当补偿两个不同模式之间的正确切换。
图4简要示出电源控制器135的实施方式的一部分，其为图1 的说明中解释的控制器25的可选实施方式。控制器135类似于控制 器25,然而，晶体管55由开关晶体管154代替。另外，电流源99、 电流源检测器79和"与"门74被省略。电流控制电路138添加到驱动 器电路36中，以便形成驱动器电路136。驱动器电路136与驱动器电 路36类似地运行，但包括用于禁止晶体管56的截止的控制电路138， 包括当晶体管154截止大于时钟70的周期的一段时间时，禁止晶体 管56的截止的控制电路138除了包括反相器150和156之外，还包 括电流镜方式连接的晶体管141和142、电流源143、晶体管146、 147、 148、 149和157。电流源143形成流经晶体管141的电流140。晶体 管141和142的电流镜连接〗吏电流139流经晶体管142并到达电流镜 的输出。电流139与电流140所成的比例为晶体管141和142之间的 尺寸比。
当门72的输出低时，门37的输出也低，这迫使緩沖器38的输 出高并禁止晶体管154。假定触发器50的S输出为高，则来自门72 的低信号迫使门43的输出低。来自门43的低信号迫使反相器150的 输出高，这启动晶体管148以将晶体管149的栅极拉低，并禁止晶体 管149。来自门43的低信号还迫使晶体管146的栅极低，以启动晶体 管146。启动晶体管146将晶体管56的栅极拉高并启动晶体管56。 因此，晶体管154被禁止且晶体管56被启动，以汲取(sink)来自电感 器14的电流。如在下文中所述的，晶体管56保持启动，直到NCD 信号使晶体管56禁止。
当门72的输出高时，反相器42的输出低，这迫使门43的输出 高。来自门43的高信号也禁止晶体管146，以使晶体管146不影响晶 体管56的运行。来自门43的高信号迫使反相器150的输出低，以禁 止晶体管48。来自门43的高信号也启动在电流镜结构中连接晶体管149和56的栅极的晶体管147和157。还连接电流镜连接的晶体管149 和56,以接收由晶体管141和142形成的电流镜的输出。电流139流 经晶体管149,且电流镜结构迫使电流152通过晶体管56，电流152 与电流139所成的比例为晶体管149和56的面积比。优选地，选择 电流源143的值、晶体管141和142的面积比以及晶体管149和56 的面积比，以便当晶体管56传导为电流152选择的值的电流时，晶 体管56的栅极到源极电压(Vgs)不小于晶体管56的阈值电压。这 确保晶体管56传导足以确保晶体管56不被截止的电流152的值。对 于图4所示的实施方式，反相器41设计成具有高于晶体管56的阈值 的阈值电压。以这种方式，当晶体管56传导电流152时，反相器41 的输出变高。
在一个示例性实施方式中，晶体管56配置成传导大约一微安的 电流。在电流152的该值处，晶体管56的阈值电压大约为0.45伏， 且施加到晶体管56的Vgs大约为0.5伏。因此，Vgs不小于在晶体管 56传导的电流的值处的阈值电压。
在控制器135的另一可选实施方式中，反相器156和晶体管147、 157的转移栅极(transfer gate )结构可由晶体管如晶体管147代替。 在控制器135的又一可选实施方式中，晶体管154可由晶体管55代 替，在这种情况下，电流源99、电流源检测器79和"与"门74可保持 作为控制器135的一部分。
为了有助于为控制器135提供这项功能，晶体管146的第一载流 电极连接到输入26，以及第二载流电极公共地连接到晶体管56的栅 极、晶体管142的第一载流电极、晶体管149的第一载流电极、晶体 管157的第一栽流电极和晶体管147的第一载流电极。晶体管146的 栅极公共地连接到门43的输出、晶体管147的栅极、反相器156的 输入和反相器150的输入端子。反相器150的输出连接到晶体管148 的栅极。反相器156的输出连接到晶体管157的栅极。晶体管147的 源极公共地连接到晶体管149的栅极和晶体管148的漏极。晶体管157 的漏极公共地连接到晶体管149的栅极和晶体管148的漏极。晶体管142的源极公共地连接到晶体管141的源极和输入26。晶体管141的 漏极连接到电流源143的第 一端子，电流源具有除了连接到晶体管148 的源极和晶体管149的源极以外还连接到返回27的第二端子。
图5简要示出电源控制器200的实施方式的一部分，其为图4 的说明中解释的控制器135的可选实施方式。控制器200类似于控制 器135，然而，控制器200具有包括电流控制电路202的驱动器电路 201。电路202类似于电路138，但反相器158被添加且反相器41的 输入被改变。反相器41的输入现在连接到反相器158的输出，以及 反相器158的输入连接到门43的输出。在本实施方式中，反相器41 的阈值电压不必增加。当门43的输出高时，反相器158的输出低， 所以反相器41的输出高。当门43的输出低时，反相器158的输出高， 所以反相器41的输出低。
图6简要示出电源控制器160的实施方式的一部分，其为图4 的说明中解释的控制器135的可选实施方式。控制器160类似于控制 器135，然而，控制器160具有包括电流控制电路162的驱动器电路 161。电路162类似于图4的电路138,但当NL信号不是有效的时候， 电路162只禁止截止晶体管56。如在上文中示出的，NL信号的低状 态指示负载16 (图1)需要的电流15的值低，且输出电压的值增加 到不小于上限的值。低NL信号有助于将控制器60设定到轻负载操作 模式。电路162包括"与，，门164、"或，，门165、反相器166和170以 及晶体管168。
当NL信号高时，使门164能够被门43的输出控制。因此，当 门43的输出高时，晶体管168被启动以汲取来自晶体管142的电流。 启动晶体管168阻止晶体管142向控制晶体管56提供电流。来自门 43的高信号也迫^f吏门165的输出高。来自门165的高信号启动晶体管 148并禁止晶体管147。启动晶体管148将晶体管149的栅极拉到返 回27,这禁止了晶体管149，因而允许门43的输出控制晶体管56。 当门43的输出高时，晶体管56被禁止，而当门43的输出低时，晶 体管56被启动。当NL信号低时，门164的输出也低，这禁止了晶体管168。低 NL信号也使门165能够被门43控制。当门43低时，门165的输出 变高。来自门165的高信号启动晶体管148并禁止晶体管147和149， 因而允许来自门43的低信号启动晶体管56。当门43高时，晶体管 146被禁止，且门165的输出低。来自门165的低信号禁止晶体管148 并启动晶体管147，因而将晶体管56与晶体管149连接为电流镜结构。 电流139流经晶体管149，且电流镜结构迫使电流152通过晶体管56， 电流152与电流139所成的比例为晶体管149和56的面积比。因此， 当输出电压不小于上限时，电路162只禁止截止晶体管56。
图7简要示出电源控制器180的实施方式的一部分，其为图4 的说明中解释的控制器135的可选实施方式。控制器180类似于控制 器135，然而，控制器180配置成禁止截止晶体管154而不是晶体管 56。控制器180具有包括电流控制电路182的驱动器电路181,电流 控制电路配置成禁止截止晶体管154。电路182包括反相器185和192、 "或，，门186和187、电流源198以及晶体管188、 190、 191、 193、 194 和197。晶体管193和194被连接成起转移栅极的作用。
当NL高时，门187的输出高且反相器192的输出低，所以晶体 管193和194^皮禁止。来自门187的高信号也启动晶体管191,以将 晶体管190的栅极拉高并禁止晶体管190。高NL信号迫使反相器185 的输出低，这允许门37的输出通过门186来控制晶体管188。门37 的输出也控制晶体管197。当门37的输出变低时，晶体管197被禁止 且门186的输出4皮迫为低。来自门186的低信号启动晶体管188，这 将晶体管154的栅极实质上拉到输入26的电压，因而禁止晶体管154。 当门37的输出高时，晶体管197被启动以将154的栅极拉低，因而 启动晶体管154。
当NL低时，反相器185的输出高，这迫使门186的输出高。来 自门186的高信号禁止晶体管188并允许门37的输出控制门187。当 门37的输出低时，晶体管197截止。来自门37的低信号迫使门187 的输出低以及反相器192的输出高。来自反相器192的高信号禁止晶体管191。低NL信号通过门186来禁止晶体管188。来自门187的低 信号也启动晶体管193和194的转移栅极，以将晶体管154与晶体管 190连接为电流镜结构。来自电流源198的电流流经晶体管l卯，且 电流镜结构迫使电流155流经晶体管154，电流155与电流源198的 电流所成的比例为晶体管190与晶体管154的面积比。优选地，选择 电流源198的值和晶体管l卯与154的面积比，使得当晶体管154传 导为电流155选择的值的电流时，晶体管154的栅极到源极电压(Vgs) 不小于晶体管154的阈值电压。因此，当NL低且门37变低时，施加 到晶体管15 4的V g s不小于由晶体管15 4传导的电流处的阈值电压， 因此，晶体管154被禁止截止。结果，当输出电压不小于上限时，电 路182只禁止截止晶体管154。
当门37的输出高时，晶体管197被启动以将晶体管154的栅极 拉低。此外，门187的输出高，晶体管193和194的转移栅极是关闭 的，以及191的栅极低，所以晶体管190被禁止。结果,晶体管154 -故启动。
在另一实施方式中，可省略反相器185、门186和187以及晶体 管188。在这样的实施方式中，每当门37的输出变低时，晶体管154 就被禁止截止，而与NL信号的状态无关。
图8简要示出在半导体芯片(die)106上形成的半导体器件105的 实施方式的一部分的方文大平面图。控制器25或135或160或180在 芯片106上形成。芯片106还可包括在图7中为制图简单而没有示出 的其它电路。电路25或135或160或180和器件105通过半导体制 造技术在芯片106上形成，这些技术对技术领域的人员来讲是公知的。 在其它实施方式中，控制器83或86可代替控制器25或135或160 而在芯片106上形成。
鉴于上述内容，显然公开的是一种新的器件和方法。在其它特征
输出电压的值快速降低到期望值的控制器。使用两个不同的控制信号 来控制输出晶体管的接通或关闭，快速降低输出电压的值。此外，当启动晶体管154时形成电路138来禁止截止晶体管56被认为是新颖 的。
虽然本发明的主题是用特定的优选实施方式来描述的，但显然对 半导体领域的技术人员来说许多替换和变化是显而易见的。更具体 地，对特定的逻辑结构描述了本发明的主题，虽然本方法可直接应用 于控制输出晶体管以快速降低输出电压的值的其它逻辑实现。本领域 技术人员应认识到，控制器25、 83和86可具有类似于输入26和返 回27的多个电压输入和返回。此外，为描述清楚而始终使用"连接 (connect)"这个词，但是，其旨在与词"耦合(couple)"具有相同的含义。 因此，"连接"应被解释为包括直接连接或间接连接。
权利要求
1. 一种形成电源控制器的方法，包括配置所述电源控制器，以控制第一开关和第二开关来将输出电压调节到第一值；配置所述电源控制器的第一控制电路，以响应于所述输出电压的第二值而设定第一控制信号的第一状态，并响应性地禁止所述电源控制器的随后的开关循环，所述第二值大于所述第一值；以及配置第二控制电路，以在随后的开关循环被禁止的至少一部分时间期间截止所述第一开关且不截止所述第二开关。
2. 如权利要求l所述的方法，进一步包括配置所述第二控制电 路，以迫使所述第二开关在所述一部分时间期间传导第一电流。
3. 如权利要求2所述的方法，其中配置所述第二控制电路以迫 使所述第二开关传导所述第一电流的所述步骤包括选择性地将所述 第二开关耦合在第一电流镜结构中，以接收具有与电流源的电流成比 例的值的控制信号。
4. 如权利要求3所述的方法，其中选择性地将所述第二开关耦 合在所述第 一电流镜结构中的所述步骤包括耦合第二电流镜，以形成 与所述电流源的电流成比例的第二电流。
5. 如权利要求l所述的方法，其中配置所述第二控制电路的所 述步骤包括配置所述第二控制电路，以控制所述第二开关的Vgs不小 于所述第二开关的阈值电压。
6. 如权利要求l所述的方法，进一步包括将作为所述第二开关 的第二晶体管与第三晶体管选择性地耦合为第 一 电流镜结构，以控制通过所述第二开关的第一电流。
7. 如权利要求6所述的方法，其中选择性地耦合所述第二晶体 管的所述步骤包括响应于从所述第一控制电路接收的控制信号来将 所述第二晶体管选择性地耦合在所述第一电流镜结构中。
8. 如权利要求6所述的方法，其中选择性地耦合所述第二晶体管的所述步骤包括选择性地耦合所述第 一 电流镜，以接收第二电流并 迫使所述第 一 电流与所述第二电流成比例。
9. 如权利要求6所述的方法，其中选择性地耦合所述第二晶体 管的所述步骤包括耦合第四晶体管，以将所述第三晶体管的控制电极 选择性地耦合到所述第三晶体管的第 一载流电极、所述第二晶体管的 控制电极，并从第二电流镜接收第二电流。
10. 如权利要求9所述的方法，进一步包括配置所述第二电流镜， 以将所述第二电流形成为与电流源的第三电流成比例。
11. 一种电源控制器，包括 第一晶体管；第二晶体管，其与所述第一晶体管串联；第一控制电路，其被配置成形成开关循环以操作所述第一晶体管 和所述第二晶体管，并在所述电源控制器的第一操作模式期间将输出 电压实质上调节到第一值，以及响应于第二操作模式而禁止形成开关 循环；以及第二控制电路，其被配置成控制所述第二晶体管，并禁止截止所 述第二晶体管 一段时间间隔的至少 一部分，所述第 一控制电路在所述时间间隔内禁止形成开关循环。
12. 如权利要求11所述的电源控制器，其中所述第二控制电路 被配置成迫使第一电流通过所述第二晶体管，从而禁止截止所述第二 晶体管。
13. 如权利要求12所述的电源控制器，其中所述第二控制电路 包括电流镜，所述电流镜形成用于迫使所述第二晶体管传导所述第一 电流的第二电流。
14. 如权利要求11所述的电源控制器，其中所述第二控制电路 为所述第二晶体管形成不小于所述第二晶体管的阈值电压的栅极到 源极电压。
15. 如权利要求11所述的电源控制器，其中所述第二晶体管与 第三晶体管耦合为第 一 电流镜结构，以形成通过所述第二晶体管的第一电流，从而禁止截止所述第二晶体管。
16. 如权利要求15所述的电源控制器，其中所述第二控制电路 包括第四晶体管，所述第四晶体管被配置成将所述第二晶体管与所述第三晶体管选择性地耦合在所述第 一电流镜结构中。
17. 如权利要求15所述的电源控制器，其中所述第三晶体管具 有第一载流电极，所述第一载流电极被耦合以从第二电流镜接收第二 电流并且被耦合到所述第二晶体管的控制电极，所述第三晶体管具有 控制电极和第二载流电极。
18. 如权利要求17所述的电源控制器，进一步包括第四晶体管， 所述第四晶体管包括第一载流电极、第二载流电极和控制电极，所述 第一载流电极被耦合到所述第二晶体管的所述控制电极和所述第二 电流镜的输出，所述第二载流电极被耦合到所述第三晶体管的所述控 制电极。
19. 如权利要求18所述的电源控制器，进一步包括第五晶体管， 所述第五晶体管具有耦合到所述第四晶体管的所述第二载流电极的 第一载流电极、耦合到所述第三晶体管的所述第二载流电极的第二载 流电极和控制电极。
20. 如权利要求19所述的电源控制器，其中所述第五晶体管的 所述控制电极被配置成接收信号，所述信号具有与所述第四晶体管的 所述控制电极接收的信号的极性相反的极性。
全文摘要
在一个实施方式中，电源控制器配置成截止第一输出晶体管但禁止截止第二输出晶体管。
文档编号H02M3/158GK101536298SQ200780041796
公开日2009年9月16日 申请日期2007年1月25日 优先权日2007年1月25日
发明者J·M·卡皮拉, O·考希 申请人:半导体元件工业有限责任公司