专利名称：具有多指硅控整流器的静电保护电路的制作方法
技术领域：
本发明公开一种具有多指硅控整流器的静电保护电路，尤其涉及一种能够将多指
硅控整流器中每一硅控整流器都打开的静电保护电路。
背景技术：
所谓的静电放电(Electrostatic Discharge, ESD)，是一种突然且随时会发生的 电流，经由摩擦或感应而产生，接着流过线路，有时会对线路中的电子元件造成损害。有些 电子元件很容易受到静电放电的破坏，例如金属氧化物半导体场效晶体管(Metal Oxide Semiconductor Field EffectTransistor, MOSFET)。因此集成电路设计中，常加入静电保 护电路，来保护整个电路。
发明内容
本发明的一实施例公开一种具有多指硅控整流器的静电保护电路，包含一第一电 源，一第二电源，N个硅控整流器单元，(N-l)个二极管，以及N个电阻。每个硅控整流器单 元包含一第一端点，一第二端点，耦接于该第二电源，以及一触发端点。(N-l)个二极管中的 一第n个二极管，耦接于一第n个硅控整流器单元的第一端点以及一第(n+1)个硅控整流 器单元的触发端点之间。N个电阻中的一第n个电阻，耦接于该第n个硅控整流器单元的第 一端点以及该第一电源之间；其中n和N都是整数。 本发明的另一实施例公开一种具有多指硅控整流器的静电保护电路，包含一第一 电源， 一第二电源，N个硅控整流器单元， 一第一触发脉冲输入端，以及N个电阻。每个硅控 整流器单元包含一第一端点，一第二端点，耦接于该第二电源，以及一触发端点。该N个硅 控整流器单元中的一第n个硅控整流器单元的第一端点，耦接于一第(n+1)个硅控整流器 单元的触发端点。该第一触发脉冲输入端，耦接于该N个硅控整流器单元中的一第一个硅 控整流器单元的触发端点。N个电阻中的一第n个电阻，耦接于该第n个硅控整流器单元的 第一端点以及该第一电源之间；其中n和N都是整数。
图1为本发明的第一实施例的多指硅控整流器的结构图。 图2为根据本发明的第二实施例，将图1中的多指硅控整流器的静电防护电路，外
加一第二触发脉冲于每个NPN BJT的基极的多指硅控整流器的结构图。 图3为根据本发明的第三实施例，将图1中的多指硅控整流器的静电防护电路，外
加一第一触发脉冲于每个PNP BJT的基极的多指硅控整流器的结构图。 图4为根据本发明的第四实施例，将图1中的多指硅控整流器的静电防护电路，分
别外加一第一触发脉冲，以及一第二触发脉冲于每个NPN BJT以及每个PNP BJT的基极的
多指硅控整流器的结构图。 图5为根据本发明的第五实施例，将图1中的多指硅控整流器的静电防护电路，外流器指SCR1的NPN BJT的基极的多指硅控整流器的结构图。
图6为根据本发明的第六实施例，将图1中的多指硅控整流器的静电防护电路，外 加一第一触发脉冲于硅控整流器指SCR1的PNP BJT的基极的多指硅控整流器的结构图。
图7为根据本发明的第七实施例，将图1中的多指硅控整流器的静电防护电路， 分别外加一第二触发脉冲，以及一第一触发脉冲于硅控整流器指SCR1的NPN BJT以及PNP BJT的基极的多指硅控整流器的结构图。 图8为本发明的第八实施例的多指硅控整流器的结构图。 图9为根据本发明的第九实施例，将图8中的多指硅控整流器的静电防护电路，外
加一第二触发脉冲于每个NPN BJT的基极的多指硅控整流器的结构图。 图10为根据本发明的第十实施例，将图8中的多指硅控整流器的静电防护电路，
外加一第一触发脉冲于每个PNP BJT的基极的多指硅控整流器的结构图。 图11为根据本发明的第十一实施例，将图8中的多指硅控整流器的静电防护电
路，分别外加一第二触发脉冲，以及一第一触发脉冲于每个NPNBJT以每个PNP BJT的基极
的多指硅控整流器的结构图。 图12为根据本发明的第十二实施例，将图8中的多指硅控整流器的静电防护电 路，外加一第二触发脉冲于硅控整流器指SCR1的NPN BJT的基极的多指硅控整流器的结构 图13为根据本发明的第十三实施例，将图8中的多指硅控整流器的静电防护电 路，分别外加一第二触发脉冲，以及一第一触发脉冲于硅控整流器指SCR1的NPN BJT以及 PNP BJT的基极的多指硅控整流器的结构图。
主要元件符号说明
100，140，150，160，170，180，190， 500， 540，
多指硅控整流器
550，560，570，590
Rcl， Rc2， Rc3， 118， 119， 128， 129， 138， 139
电阻
101
Dl， D2， D3
115，125，135
111，121，131
输入输出接点
二极管
PNP B了T
硅控整流器指
的第一端点
103
SCR1， SCR2，
SCR3 117，127，137
113，123，133
接地端
硅控整流器指
NPN BJT
硅控整流器指的
第二端点
具体实施例方式
本发明提供一个像骨牌效应般自我触发的设计，能够将多指硅控整流器中每一硅 控整流器都打开的静电保护电路。 一旦一多指硅控整流器中，有一硅控整流器指先被打开， 本发明利用一二极管或一触发脉冲，强迫流过最先被打开的那个硅控整流器指的静电电 流，流到与它相邻的下一个硅控整流器指，以开启该下一个硅控整流器指。该下一个硅控整
5流器指被开启之后，部分流过它的电流又被另一个二极管，或输入于第一个硅控整流器指或该硅控整流器指本身的触发脉冲，强迫流到再下一个的硅控整流器指。因此，就如骨牌效应一般，所有在多指的硅控整流器中的硅控整流器指，一个接着一个地被打开。只要在多指硅控整流器中，至少有一个硅控整流器指先被打开，其他的硅控整流器指就会接连着被打开；即使所有的硅控整流器指不能于同一时间被打开，它们也能在其中一个硅控整流器指被损坏前全部被打开。此即是本发明的自我触发原理。 请参考图l。图1为本发明的第一实施例的多指硅控整流器100的结构图。多指硅控整流器100包含一输入输出接点101，一接地端103，三个硅控整流器指SCR1，SCR2，以及SCR3，三个二极管D1，D2，以及D3，以及三个电阻Rcl， Rc2，以及Rc3。硅控整流器指SCR1包含一第一端点lll，耦接于输入输出接点IOI，以及一第二端点113，耦接于二极管D1的一正端点。硅控整流器指SCR1还包含一 PNP BJT 115，一NPN BJT 117，以及两个电阻118以及119。 PNP BJT 115包含一射极，耦接于第一端点111以及电阻119，一基极，耦接于电阻119，以及一集极，耦接于电阻118。 NPN BJT 117包含一射极，耦接于第二端点113以及电阻118，一基极，耦接于电阻118，以及PNP BJT 115的集极，以及一集极，耦接于电阻119，以及PNP BJT 115的基极。电阻Rcl耦接于接地端103以及硅控整流器指SCRl的第二端点113之间。二极管D3包含一负端点耦接于NPN BJT 117的基极。硅控整流器指SCR2包含一第一端点121，耦接于输入输出接点101，以及一第二端点123，耦接于二极管D2的一正端点。硅控整流器指SCR2还包含一 PNP BJT 125，一NPN BJT 127，以及两个电阻128以及129。 PNP BJT 125包含一射极，耦接于第一端点121以及电阻129， 一基极，耦接于电阻129，以及一集极，耦接于电阻128。 NPN BJT 127包含一射极，耦接于第二端点123，以及电阻128，一基极，耦接于电阻128，以及PNP BJT125的集极，以及一集极，耦接于电阻129，以及PNP BJT 125的基极。电阻Rc2耦接于接地端103以及硅控整流器指SCR2的第二端点123之间。二极管D1包含一负端点耦接于NPN BJT 127的基极。硅控整流器指SCR3包含一第一端点131，耦接于输入输出接点101，以及一第二端点133，耦接于二极管D3的一正端点。硅控整流器指SCR3还包含一 PNP BJT 135，一NPN BJT 137，以及两个电阻138以及139。 PNP BJT 135包含一射极，耦接于第一端点131以及电阻139， 一基极，耦接于电阻139，以及一集极，耦接于电阻138。 NPN BJT 137包含一射极，耦接于第二端点133以及电阻138，一基极，耦接于电阻138，以及PNP BJT 135的集极，以及一集极，耦接于电阻139，以及PNP BJT 135的基极。电阻Rc3耦接于接地端103以及硅控整流器指SCR3的第二端点133之间。二极管D2包含一负端点耦接于NPN BJT 137的基极。请注意本实施例中的硅控整流器指的数目3，只是一个例子，并不表示本发明的硅控整流器指的数目只限于这个数字，本发明的多指硅控整流器中硅控整流器指的数目，可以为任何一大于1的正整数。
又，根据本发明的第一实施例，可以在PNP BJT H5，125，以及135的基极选择性地一起输入一第一触发脉冲，或者只在PNP BJT 115的基极输入一外加的第一触发脉冲，以便更有效又快速地开启硅控整流器指。同理，可以在NPN BJT 117，127，以及137的基极选择性地一起输入一第二触发脉冲，或者只在NPN BJT 117的基极输入一外加的第二触发脉冲。又或者，可以同时在每一个PNP BJT和NPN BJT的基极一起分别输入一第一触发脉冲，以及一第二触发脉冲，或者只在PNP BJT 115的基极输入一外加的第一触发脉冲，同时在NPN BJT 117的基极输入一外加的第二触发脉冲，以便更有效又快速地开启硅控整流器指。当一个触发脉冲，或两个触发脉冲分别输入于硅控整流器指SCR1上，或每个硅控整流器指 上时，耦接于最后一个硅控整流器指(在第一实施例中，即是硅控整流器指SCR3)和第一 个硅控整流器指(在第一实施例中，即是硅控整流器指SCR1)之间的二极管(在第一实施 例中，即是二极管D3)，是可以被省略的，因为第一个硅控整流器指已经耦接于该触发脉冲， 是一定会被开启的，不需再经由此二极管来触发驱动。请参考第2，3，4，5，6，以及7图。图 2为根据本发明的第二实施例，将图1中的多指硅控整流器的静电防护电路，外加一第二触 发脉冲于每个NPN BJT的基极的多指硅控整流器140的结构图。图3为根据本发明的第三 实施例，将图1中的多指硅控整流器的静电防护电路，外加一第一触发脉冲于每个PNP BJT 的基极的多指硅控整流器150的结构图。图4为根据本发明的第四实施例，将图1中的多 指硅控整流器的静电防护电路，分别外加一第二触发脉冲，以及一第一触发脉冲于每个NPN BJT以及每个PNP BJT的基极的多指硅控整流器160的结构图。图5为根据本发明的第五 实施例，将图1中的多指硅控整流器的静电防护电路，外加一第二触发脉冲于硅控整流器 指SCR1的NPN BJT 117的基极的多指硅控整流器170的结构图。图6为根据本发明的第 六实施例，将图1中的多指硅控整流器的静电防护电路，外加一第一触发脉冲于硅控整流 器指SCRl的PNP BJT 115的基极的多指硅控整流器180的结构图。图7为根据本发明的 第七实施例，将图1中的多指硅控整流器的静电防护电路，分别外加一第二触发脉冲，以及 一第一触发脉冲于硅控整流器指SCR1的NPN BJT 117以及PNP BJT 115的基极的多指硅 控整流器190的结构图。 在以上实施例当中，本发明的二极管是负端点耦接于一硅控整流器指的NPN BJT 的基极，而正端点耦接于前一级并联耦接的硅控整流器指的NPN BJT的射极，但本发明并不 限于上述的连接方式。本发明的二极管也可以正端点耦接于一硅控整流器指PNP BJT的基 极，而负端点耦接于前一级并联耦接的SCR的PNP BJT的射极的方式实施，此时与该硅控整 流器指串联耦接的电阻需耦接于输出输入接点101以及该硅控整流器指的第一端点之间。 当然此种连接方式也可以在每一个PNP BJT的基极选择性地一起输入一第一触发脉冲，或 者只在第一个PNP BJT的基极输入一第一触发脉冲，又或者在每一个NPN BJT的基极选择 性地一起输入一第二触发脉冲，或者只在第一个NPN BJT的基极输入一外加的第二触发脉 冲，又或者可以同时在每一个PNP BJT和NPN BJT的基极一起分别输入一第一触发脉冲以 及一第二触发脉冲，或者只在第一个PNP BJT的基极以及第一个NPN BJT的基极分别输入 一外加的第一触发脉冲和第二触发脉冲，以便更有效又快速地开启硅控整流器指。同理，当 一个触发脉冲，或两个触发脉冲分别输入于第一个硅控整流器指上，或每个硅控整流器指 上时，耦接于最后一个硅控整流器指和第一个硅控整流器指之间的二极管，也可以被省略。
另外本发明的应用并不只限于上述的实施例中所描述的接线方式，本发明的二极 管也可以正端点耦接于一硅控整流器指的PNP BJT的基极，而负端点耦接于前一级并联耦 接的硅控整流器指的PNP BJT的射极，此时与前一级的硅控整流器指串联耦接的电阻耦接 于输出输入接点101以及该前一级的硅控整流器指的第一端点之间，而下一级的二极管则 以负端点耦接于下一级并联耦接的硅控整流器指的NPN BJT的基极，而正端点耦接于该硅 控整流器指的NPN BJT的射极的方式实施，此时与该硅控整流指串联耦接的电阻需耦接于 接地端103以及该硅控整流器指的第二端点之间。当然此种连接方式也可以在每一个PNP BJT的基极选择性地一起输入一第一触发脉冲，或者只在第一个PNP BJT的基极输入一第一触发脉冲，又或者在每一个NPN BJT的基极选择性地一起输入一第二触发脉冲，或者只在 第一个NPN BJT的基极输入一外加的第二触发脉冲，又或者可以同时在每一个PNP BJT和 NPN BJT的基极一起分别输入一第一触发脉冲以及一第二触发脉冲，或者只在第一个PNP BJT的基极以及第一个NPN BJT的基极分别输入一外加的第一触发脉冲和第二触发脉冲， 以便更有效又快速地开启硅控整流器指。同理，当一个触发脉冲，或两个触发脉冲分别输入 于第一个硅控整流器指上，或每个硅控整流器指上时，耦接于最后一个硅控整流器指和第 一个硅控整流器指之间的二极管，也可以被省略。 请参考图8。图8为本发明的第八实施例的多指硅控整流器500的结构图。多指 硅控整流器500包含一输入输出接点IOI，一接地端103，三个硅控整流器指SCR1，SCR2，以 及SCR3，一第一触发脉冲，以及三个电阻Rcl， Rc2，以及Rc3。硅控整流器指SCR1包含一 PNP BJT 115，一NPN BJT117，以及两个电阻118以及119。 PNP BJT 115、 NPN BJT 117、以 及两个电阻118以及119之间的接线方式，和第一实施例中基本上相同，故在此省略。电阻 Rcl耦接于接地端103以及硅控整流器指SCR1的第二端点113之间。第一触发脉冲耦接于 PNP BJT 115的基极。硅控整流器指SCR2包含一 PNP BJT 125，一NPN BJT 127，以及两个 电阻128以及129。 PNP BJT 125、NPN BJT 127、以及两个电阻128以及129之间的接线方 式，和第一实施例中基本上相同，故在此省略。电阻Rc2耦接于接地端103以及硅控整流器 指SCR2的第二端点123之间。硅控整流器指SCR3包含一第一端点131，耦接于输入输出接 点101。硅控整流器指SCR3还包含一 PNP BJT 135，一NPN BJT 137，以及两个电阻138以 及139。 PNP BJT 135、 NPN BJT 137、以及两个电阻138以及139之间的接线方式，和第一 实施例中基本上相同，故在此省略。电阻Rc3耦接于接地端103以及硅控整流器指SCR3的 第二端点133之间。硅控整流器指SCR1还包含一第一端点lll，耦接于输入输出接点101， 以及一第二端点113，耦接于NPN BJT 127的基极。硅控整流器指SCR2还包含一第一端点 121，耦接于输入输出接点101，以及一第二端点123，耦接于NPN BJT 137的基极。请注意 本实施例中的硅控整流器指的数目3，只是一个例子，并不表示本发明的硅控整流器指的数 目只限于这个数字，本发明的多指硅控整流器中硅控整流器指的数目，可以为任何一大于1 的正整数。 又，根据本发明的第八实施例，可以在PNP BJT H5，125，以及135的基极选择性 地一起输入一第一触发脉冲，以便更有效又快速地开启硅控整流器指。同理，可以在NPN BJT H7，127，以及137的基极选择性地一起输入一第二触发脉冲，或者只在NPN BJT 117 的基极输入一外加的第二触发脉冲。又或者，可以同时在每一个PNP BJT和NPN BJT的基 极一起分别输入一第一触发脉冲，以及一第二触发脉冲，或者只在PNP BJT 115的基极输入 一外加的第一触发脉冲，同时在NPN BJT 117的基极输入一外加的第二触发脉冲，以便更有 效又快速地开启硅控整流器指。当一个触发脉冲，或两个触发脉冲分别输入于硅控整流器 指SCR1上，或每个硅控整流器指上时，最后一个硅控整流器指(在第八实施例中，即是硅控 整流器指SCR3)的第二端点(在第八实施例中，即是端点133)，不需要耦接于第一个硅控 整流器指(在第八实施例中，即是硅控整流器指SCR1)的NPN BJT(在第八实施例中，即是 NPN BJT 117)的基极，因为第一个硅控整流器指已经耦接于该触发脉冲，是一定会被开启 的，不需再经由最后一个硅控整流器指来触发驱动。请参考第9，10，11，12，以及13图。图 9为根据本发明的第九实施例，将图8中的多指硅控整流器的静电防护电路，外加一第二触发脉冲于每个NPN BJT的基极的多指硅控整流器540的结构图。图10为根据本发明的第十实施例，将图8中的多指硅控整流器的静电防护电路，外加一第一触发脉冲于每个PNP BJT的基极的多指硅控整流器550的结构图。图11为根据本发明的第十一实施例，将图8中的多指硅控整流器的静电防护电路，分别外加一第二触发脉冲，以及一第一触发脉冲于每个NPNBJT以及每个PNP BJT的基极的多指硅控整流器560的结构图。图12为根据本发明的第十二实施例，将图8中的多指硅控整流器的静电防护电路，外加一第二触发脉冲于硅控整流器指SCR1的NPN BJT 117的基极的多指硅控整流器570的结构图。图13为根据本发明的第十三实施例，将图8中的多指硅控整流器的静电防护电路，分别外加一第二触发脉冲，以及一第一触发脉冲于硅控整流器指SCR1的NPN BJT 117以及PNP BJT 115的基极的多指硅控整流器590的结构图。 在以上实施例当中，一硅控整流器指的NPN BJT的基极耦接于前一级并联耦接的硅控整流器指的NPN BJT的射极，但本发明并不限于上述的连接方式。本发明的一硅控整流器指PNP BJT的基极也可以耦接于前一级并联耦接的硅控整流器指的PNP BJT的射极的方式实施，此时与该硅控整流器指串联耦接的电阻需耦接于输出输入接点101以及硅控整流器指的第一端点之间。当然此种连接方式也可以在每一个PNP BJT的基极选择性地一起输入一第一触发脉冲，又或者在每一个NPN BJT的基极选择性地一起输入一第二触发脉冲，或者只在第一个NPN BJT的基极输入一外加的第二触发脉冲，又或者可以同时在每一个PNPBJT和NPN BJT的基极一起分别输入一第一触发脉冲以及一第二触发脉冲，或者只在第一个PNP BJT的基极以及第一个NPN BJT的基极分别输入一外加的第一触发脉冲和第二触发脉冲，以便更有效又快速地开启硅控整流器指。同理，当一个触发脉冲，或两个触发脉冲分别输入于第一个硅控整流器指上，或每个硅控整流器指上时，最后一个硅控整流器指可以不必耦接于第一个硅控整流器指。 另外本发明的应用并不只限于上述的实施例中所描述的接线方式，本发明的一硅控整流器指的PNP BJT的基极也可耦接于前一级并联耦接的硅控整流器指的PNP BJT的射极，此时与前一级的硅控整流器指串联耦接的电阻耦接于输出输入接点101以及该前一级的硅控整流器指的第一端点之间，而下一级并联耦接的硅控整流器指的NPN BJT的基极耦接于该硅控整流器指的NPN BJT的射极的方式实施，此时与该硅控整流指串联耦接的电阻需耦接于接地端103以及该硅控整流器指的第二端点之间。当然此种连接方式也可以在每一个PNP BJT的基极选择性地一起输入一第一触发脉冲，或者只在第一个PNP BJT的基极输入一第一触发脉冲，又或者在每一个NPN BJT的基极选择性地一起输入一第二触发脉冲，或者只在第一个NPN BJT的基极输入一外加的第二触发脉冲，又或者可以同时在每一个PNPBJT和NPN BJT的基极一起分别输入一第一触发脉冲以及一第二触发脉冲，或者只在第一个PNP BJT的基极以及第一个NPN BJT的基极分别输入一外加的第一触发脉冲和第二触发脉冲，以便更有效又快速地开启硅控整流器指。同理，当一个触发脉冲，或两个触发脉冲分别输入于第一个硅控整流器指上，或每个硅控整流器指上时，最后一个硅控整流器指可以不必耦接于第一个硅控整流器指。 本发明利用硅控整流器指而不用金属氧化物半导体场效晶体管指(MOSFETfingers)的原因，系因为硅控整流器指具有以下的优点 1.放电面积较小金属氧化物半导体场效晶体管指的保持电压约为4 5伏特之间，而硅控整流器指虽然需要触发脉冲的驱动，硅控整流器指的保持电压约只有1伏特左 右。因此，相同的静电电流下，比起金属氧化物半导体场效晶体管指，硅控整流器指的放电 面积较小。 2.无栅极设计金属氧化物半导体场效晶体管的栅极是最容易为电流所打穿的 部分，而硅控整流器的结构不包含一栅极。因此，比起金属氧化物半导体场效晶体管指，硅 控整流器指较不易被电流打穿。
3.耐压较高比起金属氧化物半导体场效晶体管指，硅控整流器指的耐压较高。
总而言之，本发明的像骨牌效应般能够自我触发，并将多指硅控整流器中每一硅 控整流器都打开的多指硅控整流器的静电保护电路，比起金属氧化物半导体场效晶体管指 的静电保护电路，更具有放电面积小，高耐压，无栅极结构等的特性，能够提供整体线路更 有效率、更不易损坏的静电保护。 以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修 饰，皆应属本发明的涵盖范围。
权利要求
一种具有多指硅控整流器的静电保护电路，包含一第一电源；一第二电源；N个硅控整流器单元，每个硅控整流器单元包含一第一端点；一第二端点，耦接于该第二电源；以及一触发端点；(N-1)个二极管，其中一第n个二极管耦接于一第n个硅控整流器单元的第一端点以及一第(n+1)个硅控整流器单元的触发端点之间；以及N个电阻，其中一第n个电阻耦接于该第n个硅控整流器单元的第一端点以及该第一电源之间；其中n和N都是整数。
2. 如权利要求1所述的静电保护电路，其中 该第一电源为一输入输出接点； 该第二电源为一接地端；该(N-l)个二极管中的该第n个二极管包含一负端点，耦接于该第n个硅控整流器单 元的第一端点，以及一正端点，耦接于该第(n+1)个硅控整流器单元的触发端点；以及 每个硅控整流器单元包含一 PNP双极性接面晶体管，该PNP双极性接面晶体管包含一射极， 一集极，以及一基极， 该硅控整流器单元的第一端点为该PNP双极性接面晶体管的射极，以及该硅控整流器单元 的触发端点为该PNP双极性接面晶体管的基极；一 NPN双极性接面晶体管，该NPN双极性接面晶体管包含一射极， 一集极，耦接于该PNP 双极性接面晶体管的基极，以及一基极，耦接于该PNP双极性接面晶体管的集极，以及该硅 控整流器单元的第二端点为该NPN双极性接面晶体管的射极；一第一电阻，耦接于该PNP双极性接面晶体管的射极和基极之间；以及一第二电阻，耦接于该NPN双极性接面晶体管的射极和基极之间。
3. 如权利要求2所述的静电保护电路，还包含一触发脉冲输入端，耦接于每个PNP双极 性接面晶体管的基极。
4. 如权利要求3所述的静电保护电路，还包含一第一触发脉冲输入端，耦接于每个NPN 双极性接面晶体管的基极。
5. 如权利要求2所述的静电保护电路，还包含一第二触发脉冲输入端，耦接于每个NPN 双极性接面晶体管的基极。
6. 如权利要求2所述的静电保护电路，还包含一触发脉冲输入端，耦接于一第一个硅 控整流器单元的PNP双极性接面晶体管的基极。
7. 如权利要求6所述的静电保护电路，还包含一第一触发脉冲输入端，耦接于该第一 个硅控整流器单元的NPN双极性接面晶体管的基极。
8. 如权利要求2所述的静电保护电路，还包含一第二触发脉冲输入端，耦接于一第一 个硅控整流器单元的NPN双极性接面晶体管的基极。
9. 如权利要求2所述的静电保护电路，还包含一第N个二极管，该第N个二极管包含一负端点，耦接于一第N个硅控整流器单元的第一端点，以及一正端点，耦接于一第一个硅控 整流器单元的触发端点。
10. —种具有多指硅控整流器的静电保护电路，包含 一第一电源；一第二电源；N个硅控整流器单元，每个硅控整流器单元包含 一第一端点；一第二端点，耦接于该第二电源；以及一触发端点，其中该N个硅控整流器单元中的一第n个硅控整流器单元的第一端点耦 接于一第(n+1)个硅控整流器单元的触发端点；一第一触发脉冲输入端，耦接于该N个硅控整流器单元中的一第一个硅控整流器单元 的触发端点；以及N个电阻，其中一第n个电阻耦接于该第n个硅控整流器单元的第一端点以及该第一电 源之间；其中n和N都是整数。
11. 如权利要求io所述的静电保护电路，其中该第一触发脉冲输入端，耦接于每个硅控整流器单元的触发端点。
12. 如权利要求10所述的静电保护电路，其中 该第一电源为一输入输出接点； 该第二电源为一接地端；以及 每个硅控整流器单元包含一 PNP双极性接面晶体管，该PNP双极性接面晶体管包含一射极， 一集极，以及一基极， 该硅控整流器单元的第一端点为该PNP双极性接面晶体管的射极，以及该硅控整流器单元 的触发端点为该PNP双极性接面晶体管的基极；一 NPN双极性接面晶体管，该NPN双极性接面晶体管包含一射极， 一集极，耦接于该PNP 双极性接面晶体管的基极，以及一基极，耦接于该PNP双极性接面晶体管的集极，以及该硅 控整流器单元的第二端点为该NPN双极性接面晶体管的射极；一第一电阻，耦接于该PNP双极性接面晶体管的射极和基极之间；以及一第二电阻，耦接于该NPN双极性接面晶体管的射极和基极之间。
13. 如权利要求12所述的静电保护电路，还包含一第二触发脉冲输入端，耦接于该第 一个硅控整流器单元的NPN双极性接面晶体管的基极。
14. 如权利要求12所述的静电保护电路，还包含一第二触发脉冲输入端，耦接于每个 NPN双极性接面晶体管的基极。
全文摘要
具有多指硅控整流器的静电保护电路。可以自我触发(Self-triggered)，并将多指(Multi-finger)的硅控整流器中每一硅控整流器都打开的静电保护电路。该电路包含一第一电源，一第二电源，N个硅控整流器单元，(N-1)个二极管，以及N个电阻。每个硅控整流器单元包含一第一端点，一第二端点，耦接于该第二电源，以及一触发端点。该(N-1)个二极管中的第n个二极管耦接于一第n个硅控整流器单元的第一端点以及一第(n+1)个硅控整流器单元的触发端点之间。N个电阻中的一第n个电阻耦接于该第n个硅控整流器单元的第一端点以及该第一电源之间，其中n和N都是整数。
文档编号H02M1/32GK101741232SQ20081017880
公开日2010年6月16日 申请日期2008年11月26日 优先权日2008年11月26日
发明者林群佑, 柯明道, 王畅资 申请人:联华电子股份有限公司