超高压信号接口电路的制作方法

专利名称：超高压信号接口电路的制作方法
技术领域：
本发明涉及半导体集成电路领域，用于需要将高压信号转换为低压信号的电路， 具体涉及一种超高压信号接口电路。
背景技术：
DC/DC变换器以其优良的性能，在卫星、航天器、汽车、家用电器、通讯、测试测量 等领域得到了广泛的应用。在DC/DC变换器中，核心控制电路一般为低压器件(工作电压 ^ 5V)，而之外的电路大多为高压器件(其工作电压> 5V，为十几伏、几十伏甚至上百伏)。 需要一种简单可靠、高速、低功耗的高压接口电路将高压信号转换成低压信号以完成各种 信号采集，同时接口电路要提供静电防护等功能。目前，一般的数字信号电平转换电路为栅输入结构，由于受工艺限制，可以转换的 电压范围有限。输入信号Vi的电平范围为0 Vdd (电路的电源电压)，而Vdd彡BVes (器件 的栅源击穿电压)，BVes是由工艺条件决定的。低压核心控制电路一般采用低压工艺制作， BVes较低，用低压工艺设计的接口电路输入信号的电平范围较窄，电路应用的范围也受到限 制。若要提高数字信号电平转换电路的输入信号电平范围，就要提高输入管的BVes，输 入管和功能电路有不同的工作电压，为了适应这种多电压环境，工业界往往使用多种不同 栅氧化层厚度的晶体管。输入管采用厚栅氧化层满足输入信号电平，低电源电压下使用薄 栅氧化层工艺实现电路功能，这样在核心控制电路里就存在两种工艺，增加了工艺控制的 难度，其性能无法达到工艺的最优，降低了器件可靠性和成品率，生产成本增加。而当输入 电压高于40V时，厚栅氧化层工艺也无法解决信号直接输入的问题。需要一种采用单一薄 栅氧化层工艺的晶体管电路实现高压信号到低压信号的转换，来解决此类问题。

发明内容
为实现高压信号到低压信号的转换，并达到拓宽输入电压范围、提高抗静电能力， 本发明的目的是提供一种超高压信号的接口电路，其输入电压范围高于工艺极限电压、抗 静电能力优于普通结构，可直接作为单片插拔接口电路，亦容易作为模块集成于电路中。为达到以上目的，本发明是采取如下技术方案予以实现的一种超高压信号接口电路，包括电阻Rl、二极管D1和NMOS管Ml，输入信号Vi由 电阻Rl —端输入，电阻Rl的另一端连接NMOS管Ml的漏极和二极管Dl的阴极，二极管Dl 阳极接地，NMOS管Ml的衬底接地，NMOS管Ml的源极作为输出端，输出低压信号Vo至核心 控制电路。上述方案中，所述的输出端与地之间连接有静电保护电路。所述的输入信号Vi的电平范围为0 (BVes-Vtta+BVDS)，其中BVes为核心控制电路 栅源击穿电压，Vtn为NMOS管Ml阈值电压，BVds为NMOS管Ml漏源击穿电压。所述的输出 信号Vo的电平范围为0 (VrarVthn)，其中Vdd为核心控制电路的电源电压。
采用本发明接口电路，输入电压范围高于工艺栅源极限电压、抗静电能力优于普 通结构，可直接作为单片插拔接口电路，对于核心电路采用低压薄栅工艺，接口采用厚栅工 艺的电路，可省略厚栅工艺步骤，直接采用低压薄栅工艺完成整体电路制作，容易作为模块 集成于电路中，实现了高压信号到低压信号的转换，并拓宽了输入电压范围(可以拓宽一 个BVds)、提高了抗静电能力。


图1是本发明提出的超高压信号接口电路结构(虚线部分)图2是本发明电路的输入输出信号幅度图3是一种应用本发明的高压脉冲计数电路的结构框4是图3高压脉冲计数电路的信号波形图5是一种应用本发明的PWM型DC/DC电路中电流采样电路图6是图5PWM型DC/DC电路中电流采样电路的仿真波形
具体实施例方式以下结合附图机具体实施例对本发明作进一步的详细说明。如图1所示，一种超高压信号接口电路，包括电阻Rl、二极管Dl和NMOS管M1组成。 输入信号由Rl —端输入，Rl的另一端连接Ml的漏极和二极管的阴极，二极管阳极接地，Ml 的衬底接地，Ml的源极作为电路的输出端，输出低压信号。输入信号Vi的电平范围为0 (BVes-Vthn+BVDS)，其中BVes为核心控制电路(低压电路)栅源击穿电压，Vtn为Ml管阈值电 压，BVds为M1管漏源击穿电压。输出信号的电平范围为0 (VDD-Vtta)，可直接连接系统中 低电压核心控制电路。图1所示超高压信号接口电路输入输出信号幅度如图2所示。本发明具有的优点 有1.如NMOS管Ml采用高压管工艺制作(其BVds值远大于核心控制电路中低压器 件的BVDS，BVes与低压器件接近)，其输入电压可以达到超高电压范围，例如采用兼容500伏 DMOS的BCD (BIPOLAR、CMOS AND DMOS)工艺，输入电压最高可达到500V以上。2.信号通道为共栅放大结构，对比共源放大结构具有更优的频率特性。3.输入信号无论对地或电源都没有直流通道，其静态电流几乎为零。4. Ml漏极抗静电能力要远远优于栅极，并且输入串入了一个电阻R1，进一步提高 了抗静电水平，输出还可兼容标准的静电保护电路，加强对低压核心控制电路的静电防护。5. 二极管Dl提供过电压范围保护功能。本发明适用于有效信号幅度范围为0 VDD_Vtn，在此范围内输入信号没有损失，可 应用于数字以及模拟信号的传输，高于VDD-Vtn的信号电平则被压缩成vDD-vtn。以下为两个应用实例如图3所示，一种应用本发明电路作为输入接口的高压脉冲计数电路。输入信号由R1的一端输入，经由R1的另一端输出到虬的漏极,M1的源极输出。当 输入信号高于电源电压Vdd，输入电压Vtj = Nw-NtM的阈值电压)；输入信号低于电源电压 Vdd时，Vtj = Vi。设Vdd = 5V，M1管为高压NMOS管(栅源击穿电压BVes = 8V，漏源击穿电压BVds = 25V)，采用国内某工艺线工艺模型进行模拟仿真。输入输出信号仿真波形如图4所 示，圆圈部分为输入幅度200mV脉冲时，输入输出波形的放大显示。仿真说明当输入信号Vin低于高压》5管虬的栅电位Vdd = 5V时，信号传输没有 电平损失，V。= Vin ；当输入信号高于高压MOS管Ml的栅电位时，输入信号被压缩至VDD-Vtn， 成功完成了信号的高低电平转换传输。如图5所示，一种应用本发明作为接口电路的PWM型DC/DC电路中电流采样电路， 功率MOS管M2导通电流通过电阻Rsc采样以实现功率管关断或过流保护功能，正常的采样 信号电平幅度不会超过IV，但在采样电阻开路时，信号电平升高到M2管驱动电压减去一个 管子阈值，通常会达到IOV以上，这样MOS结构的比较器输入端必须采用厚栅高压器件制 作，其性能无法达到工艺的最优。采用本发明电路作为接口电路，可直接采用低压工艺器件设计比较器，达到更好 的参数指标。当采样电阻正常时，采样信号幅度低于VDDL-Vtn，信号传输没有电平损失；当 采样电阻开路时，接口电路能将其限制到VDDL-Vtn,达到异常下可靠保护的目的。图6为图5电路的仿真输入输出波形，圆圈部分为输入幅度200mV脉冲时，输入 输出波形的放大显示。当输入信号高于NMOS管的栅电位VDDL时，输出信号电平幅度为 VDDL-Vtn，但当输入信号电平低于NMOS管的栅电位VDDL时，输出信号完全跟随输入信号。
权利要求
一种超高压信号接口电路，其特征在于，包括电阻R1、二极管D1和NMOS管M1，输入信号Vi由电阻R1一端输入，电阻R1的另一端连接NMOS管M1的漏极和二极管D1的阴极，二极管D1阳极接地，NMOS管M1的衬底接地，NMOS管M1的源极作为输出端，输出低压信号Vo至核心控制电路。
2.如权利要求1所述的超高压信号接口电路，其特征在于，所述的输出端与地之间连 接有静电保护电路。
3.如权利要求1所述的超高压信号接口电路，其特征在于，所述的输入信号Vi的电平 范围为O (BVes-Vthn+BVDS)，其中BVes为核心控制电路栅源击穿电压，Vtn为NMOS管Ml阈 值电压，BVds为NMOS管Ml漏源击穿电压。
4.如权利要求1所述的超高压信号接口电路，其特征在于，所述的输出低压信号Vo的 电平范围为O (VrarVthn)，其中Vdd为核心控制电路的电源电压。
全文摘要
本发明公开了一种超高压信号接口电路，其特征在于，包括电阻R1、二极管D1和NMOS管M1，输入信号Vi由电阻R1一端输入，电阻R1的另一端连接NMOS管M1的漏极和二极管D1的阴极，二极管D1阳极接地，NMOS管M1的衬底接地，NMOS管M1的源极作为输出端，输出低压信号Vo至核心控制电路。本发明接口电路，输入电压范围高于工艺栅源极限电压、抗静电能力优于普通结构，可直接作为单片插拔接口电路，亦容易作为模块集成于电路中，实现了高压信号到低压信号的转换，并拓宽了输入电压范围提高了抗静电能力。
文档编号H02M1/32GK101895195SQ201010215240
公开日2010年11月24日 申请日期2010年7月1日 优先权日2010年7月1日
发明者姜洪雨, 王勇 申请人:中国航天科技集团公司第九研究院第七七一研究所