专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及具备过电压保护电路的半导体集成电路。
背景技术：
近年来，开发了使用锂离子电池等充电式电池的各种设备或充电器。与此相应地， 开发了检测串联连接的多个电池的电压，并基于该电压来控制电池的电压的半导体集成电 路。这种半导体集成电路中，在用于保护内部电路使其不受到施加给输入端子的浪涌电压过电压的影响的保护电路、及电源线与接地之间，设置有箝位电路。在专利文献1中，公开了通过多个输入端子共用1个保护电路从而降低电路规模的半导体集成电路。在专利文献2中，公开了削减设置在电源线和接地之间的箝位电路的电路面积的半导体集成电路。专利文献1 日本特开2001-267496号公报专利文献2 日本特开2009-104455号公报但是，在上述的电池控制用的半导体集成电路中，有时会在相邻的端子之间连接电路元件。例如，为了使电池放电，在相邻的2个输入端子之间连接开关元件。并且，在开关元件接通时，电池的正端子和负端子被短路，从而电池被放电，电池的电压降低。在这样的半导体集成电路中，存在着当输入端子之间被施加浪涌电压时开关元件会被破坏的问题。
发明内容
本发明的半导体集成电路鉴于上述课题而进行，该半导体集成电路具有多个端子，在相邻的端子之间分别连接电池，该半导体集成电路的特征在于，具备电路元件，其连接在相邻的端子之间；和过电压保护元件，其连接在相邻的端子之间，保护所述电路元件使其不受到向相邻的端子之间施加的过电压的影响。另外，本发明的半导体集成电路，具有至少第1至第3端子，在第1端子与第2端子之间连接第1电池，在第2端子与第3端子之间连接第2电池，该半导体集成电路的特征在于，具备第1电路元件，其连接在第1端子与第2端子之间；第1过电压保护元件，其连接在第1端子与第2端子之间，保护所述第1电路元件使其不受到过电压的影响；第2电路元件，其连接在第2端子与第3端子之间；第2过电压保护元件，其连接在第2端子与第3 端子之间，保护所述第2电路元件使其不受到过电压的影响；保护二极管电路，其与第2端子连接；和第3过电压保护元件，其连接在第1端子与第3端子之间。(发明效果)根据本发明的半导体集成电路，在相邻的端子之间施加了浪涌电压的情况下，能够保护连接在相邻的端子之间的电路元件，使其不受到因浪涌电压导致的静电破坏。
图1是本发明的第1实施方式的半导体集成电路的电路图。图2是箝位电路的电路图。图3是本发明的第2实施方式的半导体集成电路的电路图。 符号说明P0 P14-端子；MNO MN15-成二极管连接的MOS晶体管；MPl MP7、 MPll MP17-成二极管连接的MOS晶体管；HDO HD14-保护二极管电路；Dl-第1 二极管； D2-第2 二极管；Tl T14-电池放电用MOS晶体管；10-电池电压检测控制电路；20-箝位电路；100、200-半导体集成电路。
具体实施例方式[第1实施方式]基于图1及图2，对本发明的第1实施方式的半导体集成电路100进行说明。如图所示，半导体集成电路100包括端子PO P14、成二极管连接的MOS晶体管MNO 丽15 (本发明的“过电压保护元件”的一例)、保护二极管电路HDO HD14、电池放电用MOS晶体管 Tl T14(本发明的“电路元件”、“开关元件”的一例)、电池电压检测控制电路10及过电压保护用的箝位电路20。此外，在图1中，为了方便起见，省略了端子Ρ2 PlO及其所对应的电路的图示。在半导体集成电路100中，对应于相邻的2个端子(例如端子Ρ14和端子Ρ13)而形成的电路(M0S晶体管丽14、电池放电用MOS晶体管Τ14等)形成了一个单元，且重复配
置该单元。在端子PO Ρ14的相邻的各端子之间，分别连接着锂离子电池等电池BVl BV14。S卩，端子Ρ14连接着电池BV14的正端子，端子Ρ13连接着电池BV14的负端子。另外， 端子Ρ13连接着电池BV13的正端子，端子Ρ12连接着电池BV13的负端子。这样一来，电池 BVl BV14在半导体集成电路100的外部串联连接，生成高电压。电池放电用MOS晶体管Tl Τ14，经由布线分别连接在端子PO Ρ14的相邻的各端子之间。例如，电池放电用MOS晶体管Τ14连接在端子Ρ14和端子Ρ13之间，电池放电用 MOS晶体管T13连接在端子Ρ13和端子Ρ12之间。电池电压检测控制电路10通过检测端子PO Ρ14中的相邻的各端子之间的电压，来检测电池BVl BV14的电压，并且根据该检测结果来控制电池放电用MOS晶体管 Tl Τ14的导通截止。S卩，电池电压检测控制电路10，在检测出电池BVl BV14中的某一电池的电压比其他电池高时，将连接在所对应的端子之间的电池放电用MOS晶体管导通。由此，该电池的正端子和负端子被短路，从而该电池被放电，电池的电压降低。例如，电池电压检测控制电路10在检测出电池BV14的电压比电池BV13的电压高时，使连接在端子Ρ14和端子Ρ13之间的电池放电用MOS晶体管Τ14导通。由此，能够使电池BVl BV14的各电压均衡。成二极管连接的MOS晶体管MNO 丽15由连接了栅极G、源极S及背栅极的低耐压例如5V耐压的N沟道型MOS晶体管构成，且作为以源极S为阳极、漏极D为阴极的二极管发挥作用。MOS晶体管MNl ΜΝ14经由布线分别连接在端子PO Ρ14中的相邻的各端子之间。
例如，MOS晶体管MN14经由布线连接在端子P14和端子P13之间，MOS晶体管MN13 经由布线连接在端子P13和端子P12之间。MOS晶体管MNO 丽15通常处于截止，但是当在所对应的端子之间被施加浪涌电压时导通，以保护电池放电用MOS晶体管Tl T14。这种情况下，也可代替MOS晶体管MNO 丽15，而使用二极管或P沟道型MOS晶体管，但是作为过电压保护元件优选MOS晶体管MNO 丽15。其原因在于，N沟道型MOS晶体管MNO MN15的电流驱动能力强，适合快速去除浪涌电压。
MOS晶体管丽15连接在端子P14和电源线30之间。在通常的使用中，端子P14和电源线30经由半导体集成电路100的外部布线进行连接。这种情况下，MOS晶体管丽15用于在将半导体集成电路100组装到封装件时保护半导体集成电路100，使其不受到浪涌导致的静电破坏。端子P14和电源线30通过连接被短路之后，MOS晶体管丽15不作为静电破坏保护元件发挥作用。保护二极管电路HDO HD14经由布线分别与端子PO P14连接。保护二极管电路HDO HD14具备连接在端子PX(X = 0 14)和电源线30之间的第1 二极管D1、和连接在端子PX和接地之间的第2 二极管D2。这种情况下，由于在串联连接的第1 二极管Dl 及第2 二极管D2上施加VDDH这一电压，故需要是耐该电压的高耐压的二极管。箝位电路20是在被施加了浪涌电压时对电源线30的电位VDDH进行箝位的电路， 例如，如图2所示，通过将栅极、源极及背栅极被短路的8个低耐压MOS晶体管MPl MP8 串联连接而构成。这种情况下，MOS晶体管MPl MP8为了防止闭锁(latch-up)现象，优选以P沟道型形成。以下，说明向半导体集成电路100施加了浪涌电压的情况下的保护动作。(1)在相邻的端子之间施加了浪涌电压的情况例如，在端子P14和端子P13之间施加浪涌电压(例如几百V)。根据浪涌电压的极性，在端子P13为高电位、端子P14为低电位的情况下，成二极管连接的MOS晶体管丽14 顺方向接通。相反地，在端子P13为低电位、端子P14为高电位的情况下，因为给MOS晶体管丽14施加了反向偏压，故MOS晶体管丽14因雪崩击穿而导通。由此，在MOS晶体管丽14中流动着浪涌电流，端子P14和端子P13之间的浪涌电压迅速衰减，故防止了连接在端子P14和端子P13之间的电池放电用MOS晶体管T14的静电破坏。在其他相邻的端子之间施加了浪涌电压的情况也同样。(2)给端子施加了浪涌电压的情况(a)以接地电位VSS为基准向各端子PX施加了正⑴的浪涌电压的情况例如， 向端子P14施加了以接地电位VSS为基准的正的浪涌电压的情况下，形成了自端子P14起经由保护二极管电路HD14的第1 二极管Dl (顺方向偏置)，然后通过箝位电路20直至接地的浪涌电流路径。通过该浪涌电流路径去除了伴随着浪涌电压的浪涌电流。由此，电池放电用MOS晶体管Tl T14、电池电压检测控制电路10这样的内部电路得到了保护，没有受到因浪涌电压导致的静电破坏。关于其他端子PO P13也同样。(b)以接地电位VSS为基准向各端子PX施加了负㈠的浪涌电压的情况例如， 向端子P14施加了以接地电位VSS为基准的负的浪涌电压的情况下，形成了自接地起通过保护二极管电路HD14的第2 二极管D2(顺方向偏置)直至端子P14的浪涌电流路径。通过该浪涌电流路径去除了伴随着浪涌电压的浪涌电流。由此，电池放电用MOS晶体管Tl T14、电池电压检测控制电路10这样的内部电路得到了保护，没有受到因浪涌电压导致的静电破坏。关于其他端子PO P13也同样。(c)以电源线30的电位VDDH为基准向各端子PX施加了正⑴的浪涌电压的情况例如，向端子P14施加了以电位VDDH为基准的正⑴的浪涌电压的情况下，形成了自端子P14起通过保护二极管电路HD14的第1 二极管Dl (顺方向偏置)直至电源线30的浪涌电流路径。通过该浪涌电流路径去除了伴随着浪涌电压的浪涌电流。由此，电池放电用MOS 晶体管Tl T14、电池电压检测控制电路10这样的内部电路得到了保护，没有受到因浪涌电压导致的破坏。关于其他端子PO P13也同样。(d)以电源线3 0的电位VDDH为基准向各端子PX施加了负㈠的浪涌电压的情况例如，向端子P14施加了以电位VDDH为基准的负(-)的浪涌电压的情况下，形成了自电源线30起经由箝位电路20、然后通过保护二极管电路HD14的第2 二极管D2 (顺方向偏置)直至端子P14的浪涌电流路径。通过该浪涌电流路径去除了伴随着浪涌电压的浪涌电流。由此，电池放电用MOS晶体管Tl T14、电池电压检测控制用电路10这样的内部电路得到了保护，没有受到因浪涌电压导致的破坏。关于其他端子PO P13也同样。以上，根据半导体集成电路100，在相邻的端子之间被施加浪涌电压的情况下，以及各端子被施加浪涌电压的情况下，能够防止电池放电用MOS晶体管Tl T14等内部电路的静电破坏。此外，在本实施方式中，半导体集成电路100以可连接14个电池BVl BV14的方式由14个单元构成，但是其单元数也可在一个以上的范围内适当地增减。另外，连接在相邻的端子之间的电池放电用MOS晶体管Tl T14只是一个例子，也可以代替其而连接其他电路元件。即使在这种情况下，通过成二极管连接的MOS晶体管MNO MN15也能够保护所述电路元件。[第二实施方式]基于图3，对本发明的第2实施方式的半导体集成电路200进行说明。此外，在图 3中，为了方便起见，省略了端子P3 P9及其所对应的电路的图示。在第1实施方式的半导体集成电路100中，各端子PO P14上设置了 HDO HD14， 还进一步设置了箝位电路20，故保护电路的电路规模大。因此，在本实施方式的半导体集成电路200中，为了削减电路规模，仅保留了保护二极管电路HDO HD14中与第奇数个端子(端子Pl等)对应的HD1、HD3、HD5、HD7、HD9、 HD11、HD13，而删除了与除此之外的端子(端子PO等)对应的HDO、HD2、HD4、HD6、HD8、HD10、 HD12、HD14。即，保护二极管电路每隔一个端子设置一个，其数目大致被减半。另外，删除箝位电路20，取而代之通过设置7个成二极管连接的MOS晶体管 MPll MP17，从而确保了浪涌电流路径。由此，既能确保过电压保护性能又实现了电路规模的削减。其他电路构成与第1实施方式相同。S卩，半导体集成电路200包括端子PO P14、成二极管连接的MOS晶体管MNO 丽15 (本发明的“过电压保护元件”的一例)、保护二极管电路HD1、HD3、HD5、HD7、HD9、HD11、 HD13、电池放电用MOS晶体管Tl T14(本发明的“电路元件”、“开关元件”的一例)、电池电压检测控制电路10、成二极管连接的MOS晶体管MPll ΜΡ17而构成。
成二极管连接的MOS晶体管MPll MP17在每2个单元中设置1个。这种情况下， MOS晶体管MPll MP17由连接了栅极G、源极S及背栅极的P沟道型MOS晶体管构成，且作为以源极S为阴极、以漏极D为阳极的二极管发挥作用。例如 ，MOS晶体管MPll经由布线连接在接地和端子P2之间。MOS晶体管MP16经由布线连接在端子Pio和端子P12之间。MOS晶体管MP17经由布线连接在端子P12和端子 P14之间。作为整体来看，MOS晶体管MPll MP17串联连接在端子P14和接地之间。在电池BVl BV14连接于半导体集成电路200的情况下，串联2个电池的电压作为反向偏压分别施加给成二极管连接的MOS晶体管MPll MP17，故MOS晶体管MPll MP17需要具有耐该电压的耐压。并且，在向各端子施加浪涌电压时，通过该浪涌电压的极性，在顺方向偏置时顺方向接通，在反向偏压时引起雪崩击穿。MOS晶体管MPll MP17也能以N沟道型形成，但是以P沟道型形成可防止闭锁现象。以下，说明向半导体集成电路200施加了浪涌电压情况下的保护动作。(3)在相邻的端子之间施加了浪涌电压的情况这种情况下，与第1实施方式相同。即，通过在相邻的端子之间设置成二极管连接的MOS晶体管丽1 MN14，从而防止了电池放电用MOS晶体管Tl T14的静电破坏。(4)向端子施加了浪涌电压的情况(a)以接地电位VSS为基准向各端子PX施加了正⑴的浪涌电压的情况这种情况下，在所有端子PX，都形成了从端子PX流向接地的浪涌电流路径。由此，电池放电用MOS 晶体管Tl T14、电池电压检测控制电路10这样的内部电路得到了保护，没有受到因浪涌电压导致的静电破坏。例如，在给端子P14施加了以接地电位VSS为基准的正⑴的浪涌电压的情况下， 形成了自端子P14起通过7级的MOS晶体管MPll MP17直至接地的浪涌电流路径。关于端子P13而言，形成了自端子P13起经由MOS晶体管丽13、然后通过6级的MOS晶体管 MPll MPl6直至接地的浪涌电流路径。关于端子P12而言，形成了自端子P12起通过6级的MOS晶体管MPll MP16直至接地的浪涌电流路径。关于端子Pll而言，形成了自端子Pll起经由MOS晶体管丽11、然后通过5级的MOS晶体管MPll MP15直至接地的浪涌电流路径。S卩，越往下的端子形成越低阻抗的短的浪涌电流路径，在过电压保护静电破坏保护这一点上是有利的。另外，在所有端子PX中，与第1实施方式相比是有利的。(b)以接地电位VSS为基准向各端子PX施加了负㈠的浪涌电压的情况这种情况下，对于端子P1、P3、P5、P7、P9、P11、P13而言，因为分别设置了保护二极管电路HD1、HD3、 HD5、HD7、HD9、HDll、HD13，故与第1实施方式相同。例如，对于端子P13而言，形成了自接地起通过第2 二极管D2(顺方向偏置)直至端子P13的浪涌电流路径。通过该浪涌电流路径去除了伴随着浪涌电压的浪涌电流。关于端子P14而言，形成了自保护二极管电路HD13的第2 二极管D2 (顺方向偏置)起通过MOS晶体管MN14直至端子P14的浪涌电流路径。关于端子P4、P6、P8、P10、P12 而言也同样。该浪涌电流路径与第1实施方式相比，阻抗成分增大了与MOS晶体管MN14相应的量，在过电压保护这一点上是有利的。
但是，关于这些端子而言，因为 新附加的MOS晶体管MPll MP17引起的浪涌电流路径与所述浪涌电流路径并行地形成，故综合地说，具有与第1实施方式等同的过电压保护性能。例如，关于端子P14而言，设置了自保护二极管电路HDll的第2 二极管D2(顺方向偏置)起通过MOS晶体管丽12及MOS晶体管MP17直至端子P14的浪涌电流路径。另外， 设置了自接地起通过7级的MOS晶体管MPll MP17直至端子P14的浪涌电流路径。关于端子P12而言，设置了自保护二极管电路HDlO的第2 二极管D2 (顺方向偏置)起通过MOS晶体管丽10及MOS晶体管MP16直至端子P12的浪涌电流路径。另外，设置了自接地起通过6级的MOS晶体管MPll MP16直至端子P12的浪涌电流路径。关于端子P2而言，形成了自接地起通过1级的MOS晶体管MPll直至端子P2的浪涌电流路径。因为在该浪涌电流路径上，并排设置了自保护二极管电路HDl的第2 二极管 2 (顺方向偏置)起通过MOS晶体管MN2直至端子P2的浪涌电流路径，故与第1实施方式相比，当然具有有利的过电压保护性能。(c)以电源线30的电位VDDH为基准向各端子PX施加了正⑴的浪涌电压的情况这种情况下，关于端子P1、P3、P5、P7、P9、P11、P13而言，因为分别设置了保护二极管电路皿1、皿3、皿5、皿7、皿9、皿11、皿13，故与第1实施方式相同。例如，关于端子P13而言， 形成了自端子P13起通过第1 二极管Dl (顺方向偏置)直至电源线30的浪涌电流路径。通过该电流路径去除了伴随着浪涌电压的浪涌电流。关于端子P12而言，形成了自MOS晶体管丽13起通过保护二极管电路HD13的第 1 二极管Dl (顺方向偏压)直至电源线30的浪涌电流路径。关于端子P2、P4、P6、P8、P10 也是同样的。该浪涌管电流路径例如与第1实施方式相比，阻抗成分增大了与MOS晶体管丽13 相应的量，在过电压保护这点上是有利的。但是，关于这些端子而言，由于新附加的MOS晶体管MPll MP17引起的新浪涌电流路径与所述浪涌电流路径并行地形成，故综合地说具有与第1实施方式等同的过电压保护性能。例如，关于端子P12而言，设置了自端子P12起通过MOS晶体管MP17、MOS晶体管丽15直至电源线30的浪涌电流路径。关于端子PlO而言，设置了通过MOS晶体管MP16、MP17及MOS晶体管MN15直至电源线30的浪涌电流路径、和通过MOS晶体管MP16、MOS晶体管丽13、保护二极管电路HD13 的第1 二极管Dl (顺方向偏置)直至电源线30的浪涌电流路径。另外，关于端子P14而言，因为形成了自端子P14起通过1个MOS晶体管丽15直至电源线30的浪涌电流路径，故与第1实施方式相比当然具有有利的过电压保护性能。(d)以电源线30的电位VDDH为基准向各端子PX施加了负㈠的浪涌电压的情况这种情况下，在所有端子PX形成了从图3的电源线30流向端子PX的浪涌电流路径。 例如，在给端子PO施加以电位VDDH为基准的负㈠的浪涌电压的情况下，形成了自电源线 30起经由MOS晶体管丽15 (反向偏置)、然后通过7级的MOS晶体管MPll MP17 (反向偏置)直至端子PO的浪涌电流路径。关于端子Pl而言，形成了自电源线30起经由MOS晶体管丽15、然后通过6级的 MOS晶体管MP12 MP17及MOS晶体管丽2直至端子Pl的浪涌电流路径。关于端子P12而言，形成了自电源线30起通过MOS晶体管丽15及MOS晶体管MP17直至端子P12的浪涌电流路径。关于端子P13而言，形成了通过MOS晶体管丽15及MOS晶体管丽14直至端子P13 的浪涌电流路径。关于端子P14而言，形成了通过MOS晶体管MN15直至端子P14的浪涌电流路径。S卩，越向上的端子形成越低阻抗的浪涌电流路径，在过电压保护这点上是有利的。 另外，在所有端子PX中，与第1实施方式相比是有利的。此外，在 本实施方式中，半导体集成电路200以可连接14个电池BVl BV14的方式由14个单元构成，但该数目也可在2个以上的范围内适当地增减。
权利要求
1.一种半导体集成电路，具有多个端子，在相邻的端子之间分别连接电池，该半导体集成电路的特征在于，具备电路元件，其连接在相邻的端子之间；和过电压保护元件，其连接在相邻的端子之间，保护所述电路元件使其不受到向相邻的端子之间施加的过电压的影响。
2.根据权利要求1所述的半导体集成电路，其特征在于， 所述电路元件是开关元件，该半导体集成电路还具备电池电压检测控制电路，其检测与相邻的端子连接的电池的电压，并且根据所述电池的电压的检测结果来控制所述开关元件的接通断开。
3.根据权利要求1所述的半导体集成电路，其特征在于，所述过电压保护元件由二极管、或栅极与源极被短路的MOS晶体管构成。
4.根据权利要求1所述的半导体集成电路，其特征在于，具备 电源线，其与所述多个端子之中的高电位侧的端子连接；和箝位电路，其连接在所述电源线与接地之间，对所述电源线的电位进行箝位。
5.根据权利要求4所述的半导体集成电路，其特征在于，所述箝位电路通过将栅极与源极被短路的多个MOS晶体管串联连接而形成。
6.根据权利要求1所述的半导体集成电路，其特征在于，具备 与所述多个端子之中的高电位侧的端子连接的电源线；和分别与所述多个端子连接的保护二极管电路； 该保护二极管电路具备第1 二极管，其连接在所述端子与所述电源线之间；和第2 二极管，其连接在所述端子与接地之间。
7.一种半导体集成电路，具有至少第1至第3端子，在第1端子与第2端子之间连接第 1电池，在第2端子与第3端子之间连接第2电池，该半导体集成电路的特征在于，具备第1电路元件，其连接在第1端子与第2端子之间；第1过电压保护元件，其连接在第1端子与第2端子之间，保护所述第1电路元件使其不受到过电压的影响；第2电路元件，其连接在第2端子与第3端子之间；第2过电压保护元件，其连接在第2端子与第3端子之间，保护所述第2电路元件使其不受到过电压的影响；保护二极管电路，其与第2端子连接；和第3过电压保护元件，其连接在第1端子与第3端子之间。
8.根据权利要求7所述的半导体集成电路，其特征在于， 所述第1电路元件是第1开关元件，所述第2电路元件是第2开关元件，该半导体集成电路还具备电池电压检测控制电路，其检测连接在第1端子与第2端子之间的第1电池的电压、以及连接在第2端子与第3端子之间的第2电池的电压，并且根据第1及第2电池的电压的检测结果来控制所述第1及第2开关元件的接通断开。
9.根据权利要求8所述的半导体集成电路，其特征在于，所述第1至第3过电压保护元件由二极管、或栅 极与源极被短路的MOS晶体管构成。
10.根据权利要求8所述的半导体集成电路，其特征在于， 具备与所述第1端子连接的电源线， 所述保护二极管电路具备第1 二极管，其连接在所述电源线与所述第2端子之间；和第2 二极管，其连接在所述第2端子与接地之间。
全文摘要
本发明提供一种半导体集成电路。半导体集成电路(100)包括端子(P0～P14)、成二极管连接的MOS晶体管(MN0～MN15)、保护二极管电路(HD0～HD14)、电池放电用MOS晶体管(T1～T14)、电池电压检测控制电路(10)及过电压保护用的箝位电路(20)而构成。并且，电池放电用MOS晶体管(T1～T14)分别连接在端子(P0～P14)中相邻的各端子之间。成二极管连接的MOS晶体管(MN1～MN14)分别连接在端子(P0～P14)中相邻的各端子之间。从而，在相邻的端子之间施加了浪涌电压的情况下，能保护连接在相邻的端子之间的电路元件使其不受到因浪涌电压导致的静电破坏。
文档编号H02H9/04GK102201686SQ201110070228
公开日2011年9月28日 申请日期2011年3月21日 优先权日2010年3月26日
发明者小野正宽, 平野哲郎, 福岛佳孝, 鹿岛恭一 申请人:安森美半导体贸易公司