专利名称：一种应用于功率因数校正器中的高压大电流驱动电路的制作方法
技术领域：
本发明属于电路技术领域，涉及模拟集成电路，尤其是一种应用于功率因数校正器中的高压大电流驱动电路，可用于有源功率因数校正控制器中的输出级驱动。
背景技术：
随着电力电子技术的迅速发展，开关电源因为具有高的电源转换效率而被大量使用，而在开关调整器电路中，半导体开关器件已是不可或缺的基本组件，同时，开关电源工作频率的不断提高促使电子元件工业发生了广泛的变革，对半导体开关器件的研究也显得有为重要，特别是功率型MOSFET和IGBT，由于功率型器件的特殊工艺和构造，有必要为功率型器件专门设计驱动电路。传统的功率MOSFET驱动电路中，由于在其驱动级存在同时导通的时间段，需要消耗额外的功耗；同时，在较高电源电压的输出级驱动电路中，缺少必要的保护电路，不能保证驱动电路的可靠性工作；由于其有限的源电流和灌电流能力，不能够应用在一些特殊的场合。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种应用于功率因数校正器中的高压大电流驱动电路，该电路能够解决较高电压驱动电路的保护问题，同时改善传统驱动电路有限源电流和灌电流的缺陷，降低驱动电路的静态功耗，减小总谐波失真，保证驱动电路的可靠性和安全性。本发明的目的是通过以下技术方案来解决的这种应用于功率因数校正器中的高压大电流驱动电路，包括电流镜像电路、高压预调制电路、电平移位电路、死区时间控制电路和大电流输出级。所述电流镜像电路利用电阻和三极管组成的电流源电路和电流沉电路，将启动电流Istot和基准电流源产生的输入信号Ibias转换为高压预调制电路的输入信号，将启动电流Istmt转换为电平移位电路的输入信号；所述高压预调制电路在电流镜像电路偏置作用下，利用高压LDMOS管的隔离作用以及稳压二极管的击穿稳压特性，将一个高的输入电源电压VDD转换为相对低的电压，以保证驱动电路工作在一个安全的电压范围内，同时产生电平移位电路的输入电压VaAMP;所述电平移位电路在高压预调制电路的输出作用下，利用电流镜像电路的偏置作用，利用死区时间控制电路产生的第一逻辑开关信号Sl和第二逻辑开关信号S2，控制高压管PMOS和高压管NOMS的导通与关断，从而产生电平移位电路的输出信号Vs，为大电流输出级电路提供逻辑开关信号；所述死区时间控制电路在数字逻辑驱动信号的作用下，利用逻辑门电路和电容的延迟作用，产生反相不交迭的第一逻辑开关信号Sl和第二逻辑开关信号S2，控制电平移位电路和大电流输出级的工作状态；所述大电流输出级，在高压三极管所组成的达林顿复合管作用下，利用高压管NMOS和电平移位电路产生的逻辑开关信号Vs，以及死区时间控制电路产生的第二逻辑开关信号S2，产生具有较大源电流和灌电流能力的输出驱动信号GATE_DRIVER，驱动外围功率器件的导通与关断。进一步，上述电流镜像电路包括三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、 Q14和电阻Rl、R2、R3、R4、R7 ；所述三极管Q13和三极管Q14组成第一电流镜像电路；其中三极管 03、04、06、07、08、09、010、011、012和电阻1 1、1 2、1 3、1 4、1 7 组成第二电流镜像电
路；第一电流镜像电路的输入端连接到外部基准电流源的输出端Ibias上，第一电流镜像电路用于电流正常工作时为高压预调制电路提供偏置电流；第二电流镜像电路为高压预调制电路和电平移位电路提供偏置电流。上述的高压预调制电路包括LDMOS管LDM0S1、LDMOS管LDM0S2、稳压二极管D4、 D5、D6，三极管Q5 ；所述LDMOS管LDMOSl和LDMOS管LDM0S2组成第三电流镜像电路，其中， LDMOS管LDMOSl作为高压预调制电路的第一高压隔离管，LDMOS管LDM0S2作为LDMOS管 LDMOSl的栅极偏置管，稳压二极管D6作为第三电流镜像电路的栅极筘位保护，稳压二极管 D4、D5的串联组成第一高压预调制电路，三极管Q5作为高压预调制电路的第二高压隔离管。上述高压预调制电路中，第三电流镜像电路中LDMOS管LDM0S2的栅极和漏极连接在一起，同时接在第一电流镜像电路中三极管Q13的集电极输出端，LDMOS管LDMOSl和 LDMOS管LDM0S2的源极连接到输入电源VDD上，筘位二极管D6连接在第三电流镜像电路 LDMOS管LDMOSl和LDMOS管LDM0S2的栅极和源极之间，LDMOS管LDMOSl的漏端连接在筘位二极管D4、D5串联的N端，同时连接三极管Q5的基极、以及第二电流镜像电路中三极管 Q7的集电极输出端，在三极管Q5的发射极产生高压预调制信号VaAMP。上述电平移位电路包括高压PMOS管PMOS1、PM0S2、PM0S3、PM0S4、PM0S5，高压匪OS 管Μ3、Μ4、Μ5以及反相器INVl ；所述的高压PMOS管PMOSl、PM0S2、PM0S5的源端接公共电源 V_P，即接在高压预调制电路⑵的输出端，所述高压PMOS管PMOSl的栅极接高压PMOS管 PM0S2的漏端，高压PMOS管PMOSl漏端接高压PMOS管PM0S2的栅极和高压PMOS管PM0S3 的源端，同时，在电流镜像电路中第二电流镜像电路像的偏置作用下，将第二电流镜像电路三极管Q3的输出端集电极接在高压PMOS管PMOSl的漏端、高压PMOS管PM0S2的栅极、高压PMOS管PM0S3的源端，作为电平移位电路的偏置电流，所述高压PMOS管PM0S2的栅极接高压PMOS管PMOSl的漏端，高压PMOS管PM0S2的漏端接高压PMOS管PMOSl的栅极和高压 PMOS管PM0S4的源端、高压PMOS管PM0S5的栅极，同时，在电流镜像电路(1)中第二电流镜像电路的偏置作用下，将第二电流镜像电路三极管Q4的集电极输出端连接在高压PMOS管 PMOSl的栅极、高压PMOS管PM0S4的源端、高压PMOS管PM0S5的栅极，为电平移位电路(3) 提供偏置电流，所述高压PMOS管PM0S3和PM0S4的栅极接在公共端Vb，高压PMOS管PM0S3 的漏端接在高压NMOS管M3的漏端，高压PMOS管PM0S4的漏端接在高压NMOS管M4的漏端，所述高压NMOS管M3的栅极接在反相器INVl的输出端，高压NMOS管M3的源端接公共端GND，所述反相器INVl的输入端接死区时间控制电路产生的第一逻辑开关信号Si，所述高压NMOS管M4的栅极接反相器INVl的输入端，即接第一逻辑开关信号Si，高压NMOS管 M4的源端接公共端GND，所述高压PMOS管PM0S5的栅极接高压PMOS管PM0S2漏端、PMOSl 栅极以及PM0S4源端，高压PMOS管PM0S5的源端接高压预调制电路的输出VeLAMP，高压PMOS 管PM0S5的漏端接高压NMOS管M5的漏端，所述高NMOS管M5的栅极接死区时间控制电路产生的第二逻辑开关信号S2，高压NMOS管M5的源端接公共地端GND，高压PMOS管PM0S5的漏端和高压NMOS管N0MS5的漏端并接在一起，产生电平移位电路的输出信号Vs，控制大电流输出级的导通与关断。上述死区时间控制电路是利用开关电源中脉宽调制信号产生反相不交迭的第一逻辑开关信号Sl和第二逻辑开关信号S2，当脉宽调制信号是由低电平转换为高电平时，则第一逻辑开关信号Sl先由高电平变成低电平，接着经过门电路和电容的延迟，第二逻辑开关信号S2才由低电平变为高电平；当脉宽调制信号是由高电平转换低电平时，则第二逻辑开关信号S2先由高电平变成低电平，接着经过门电路和电容延迟，第一逻辑开关信号S1才由低电平变为高电平。上述大电流输出级包括一个达林顿复合结构和一个组合下拉高压NMOS管，达林顿复合结构具有大的灌电流能力，组合下拉高压NMOS管具有大的源电流能力，所述的达林顿复合结构是由三极管Q1、Q2、二极管D1、D2组成，Ql和Q2的集电极接公共电源VDD，三极管Q2的基极接二极管D2的N端、电阻R5的一端，共同接在电平移位电路的输出端Vs上，三极管Q2的发射极接二极管D2的P端、二极管Dl的N端、电阻R5的另一端、电阻R6的一端以及三极管Ql的基极，所述三极管Ql的发射极接电阻R6的另一端、二极管Dl的P端，共同接在大电流输出级的输出端GATE_DRIVER上，所述的组合下拉高压NMOS管是由高压NMOS 管Ml、M2、M5以及电阻R5、R6组成，高压NMOS管Ml的漏端接三极管Ql的发射极、电阻R6 的一端，共同接在大电流输出级的输出端GATE_DRIVER上，高压NMOS管M2漏端接三极管Ql 的基极、三极管Q2的发射极，二极管Dl的N端、二极管D2的P端，高压NMOS管M5的漏端接三极管Q2的基极、电阻R5的一端，共同接在电平移位电路的输出端Vs上，高压NMOS管 M1、M2、M5的栅极并接在一起，连接在死区时间控制电路产生的第二逻辑开关信号S2，高压 NMOS管Ml、M2、M5的源端接公共地端GND。本发明具有以下有益效果(1)本发明利用LDMOS管的高压隔离作用和稳压二极管的击穿稳压特性，将较高的输入电源电压转换为输出驱动开关信号所需要的固定电平，不仅可以提高驱动电路的可靠性，而且可以很好地保护外围功率器件。(2)本发明利用电平移位电路，将来自于数字逻辑驱动电路产生的脉宽调制信号转换为具有固定电平的输出驱动开关信号，同时加入死区时间控制电路，防止在电平转换期间存在的电源到地的瞬间大电流现象。(3)本发明采用经典的达林顿输出级结构，以提高输出驱动电路源电流和灌电流的能力。(4)本发明针对于有源功率因数校正电路对于总谐波失真(THD)的要求，特别在子模块电路中加入了 THD优化机制，减小THD。
图1为本发明应用于功率因数校正器中的驱动电路的结构框图；图2为本发明的具体电路原理图；图3为本发明中电平移位电路3的具体电路原理图；图4为本发明中死区时间控制电路4的具体电路原理图；图5为本发明中死区时间控制电路4产生的输出信号时序图。
具体实施例方式下面将结合本发明具体实施例中的附图，对本发明实施例中的技术方案进行更为清楚完整的描述和解释，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通的技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。对发明所涉及的专业术语进行说明THD =Total Harmonic Distortion，总谐波失真EMI :Electro magnetic interference,电磁干扰；MOS :metal oxide semiconductor，金属氧化物半导体；LDMOS Later double-diffused metal oxide semiconductor,横向双扩散金属氧化物半导体；NMOS N-channe 1 metal oxide semiconductor FET，N 沟道金属氧化物半导体场
效应晶体管。PMOS :P-channel metal oxide semiconductor FET, P 沟道金属氧化物半导体场
效应晶体管。为使本发明的目的、技术方案和优点表达的更加清楚明白，下面结合附图及具体实施例对本发明再做进一步详细地说明。参照图1，本发明的应用于功率因数校正器中的高压大电流驱动电路包括电流镜像电路1、高压预调制电路2、电平移位电路3、死区时间控制电路4和大电流输出级5。参照图2，本发明各单元电路的结构和工作原理如下电流镜像电路1:该电路包括三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、Q14 和电阻 Rl、R2、 R3、R4、R7 ；三极管Q13、Q14组成第一电流镜像电路；其中三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、 Ql 1、Q12和电阻Rl、R2、R3、R4、R7组成二电流镜像电路。第一电流镜像电路Q14的输入端连接到外部基准电流源的输出端Ibias上，其中，13为第一电流镜像电路中Q13的输出电流，为高压预调制电路中的第三电流镜像电路提供偏置电流；第二电流镜像电路是本发明中THD优化机制最为重要的部分，14为第二电流镜像电路中Q7的输出电流，为筘位电路提供充电电流，Istart为第一电流镜像电路中Q8的输出电流，为第二电流镜像电路中其它镜像电路提供镜像电流。在有源功率因数校正控制器中，电路正常工作所需VDD电压一般比较高，因此如果瞬间VDD达到所需电压打开电路时，会造成输出端的过冲现象，此时THD和 EMI问题就非常严重，甚至会烧毁外部功率开关管；在本发明中，加入了 THD优化机制，当电 VDD比较低电路未正常工作时，第一电流镜像电路提供启动电流IS Is = (VDD-Vbeq12) /R7(1)该电流在VDD > VBE_Q12时产生，并且通过镜像电路镜像出去；电流IS首先镜像至Q8的输出电流Istart，14也会镜像该电流，并为筘位二极管D4、D5充电，Q5会逐渐导通，因此高压预调制电路输出电压VCLAMP会跟随输入电压变化，当瞬间VDD达到所需电压打开电路时，VCLAMP不会发生瞬间跳变，输出端也就不会发生过冲变化，极大优化THD，并减少EMI的问题；同时Il和Il分别为第二电流镜像电路中Q3和Q4的输出电流，为电平移位电路提供偏置电流。高压预调制电路2:该电路包括LDMOS管LDMOSl (以下称为高压管LDM0S1)和LDM0S2 (以下称为高压管LDM0S2)；稳压二极管D4、D5、D6 ；三极管Q5。该高压管LDMOSl和高压管LDM0S2组成第三电流镜像电路，其中，高压管LDMOSl作为高压预调制电路的第一高压隔离管，高压管 LDM0S2为高压管LDMOSl的栅极提供合适的偏置电压，稳压二极管D6作为第三电流镜像电路的栅极筘位保护二极管，保证高压管LDMOSl和LDM0S2的栅源电压在其击穿电压范围内， 稳压二极管D4、D5的串联形成高压预调制电路的核心单元，当输入电源电压VDD比较高时， 且达到了稳压二极管D4和D5的击穿电压，此时第二高压隔离管Q5导通，高压预调制电路的输出电压VCLAMP大约稳定在二倍的稳压二极管击穿电压值。电平移位电路4:参照图3，所述电平移位电路4包括高压MOS管PMOSU PM0S2、PM0S3、PM0S4、 PM0S5、NM0S5，高压NMOS管M3、M4以及反相器INVl。Il和12分别为第二电流镜像电路中 Q3和Q4的输出电流，为电平移位电路提供电流通路，高压MOS管PM0S3和PM0S4的栅极接在三极管Q9的集电极Vb上。当脉宽调制信号Driver是由低电平转换为高电平时，则第一逻辑开关信号Sl先由高电平变为低电平，高压NMOS管M3导通，NMOS管M4关断，Vb和输入偏置电流Il的作用下，高压管PM0S3管导通，PM0S2的栅极电压VA Vb+VGS3，此时PM0S2 导通，高压管PM0S5的栅极电压VB约为输入电源电压VCLAMP，高压管PMOSl和PM0S5关断， 经过门电路和电容的延迟以后，第二逻辑开关信号S2才由低电平变为高电平，高压NMOS 管M5才导通，VS输出低电平；当脉宽调制信号是由高电平转换低电平时，则第二逻辑开关信号S2先由高电平变成低电平，高压NMOS管M5马上被关断，接着经过门电路和电容的延迟，第一逻辑开关信号Sl才由低电平变为高电平，高压NMOS管M3关断，NMOS管M4导通， 在电压Vb和输入偏置电流12的作用下，高压管PM0S4管导通，PMOSl和PM0S5的栅极电压 VB ^ Vb+VGS4，此时PMOSl和PM0S5导通，高压管PM0S2的栅极电压VA约为输入电源电压 VCLAMP，高压管PM0S2关断，VS输出高电平；加入死区时间控制电路以后，可以防止在电平转换期间存在的电源到地的瞬间大电流现象。死区时间控制电路4参照图4、图5，所述的死区时间控制电路4是利用开关电源中脉宽调制信号 Driver产生反相不交迭的第一逻辑开关信号Sl和第二逻辑开关信号S2，当脉宽调制信号是由低电平转换为高电平时，则第一逻辑开关信号Sl先由高电平变成低电平，接着经过门电路和电容的延迟，第二逻辑开关信号S2才由低电平变为高电平；当脉宽调制信号Driver 是由高电平转换低电平时，则第二逻辑开关信号S2先由高电平变成低电平，接着经过门电路和电容延迟，第一逻辑开关信号Sl才由低电平变为高电平。大电流输出级5:参照图2、图4和图5，大电流输出级5包括一个达林顿复合结构和一个复合下拉高压NMOS管，达林顿复合结构具有大的灌电流能力，复合下拉高压NMOS管具有大的源电流能力，所述的达林顿复合结构是由三极管Ql、Q2、二极管Dl、D2组成，所述的复合下拉高压 NMOS管是由高压NMOS管M1、M2、M5以及电阻R5、R6组成，当输入脉宽调制信号Driver为高电平时，死区时间控制电路的第一逻辑开关信号Sl为低电平，第二逻辑开关信号S2为高电平，电平移位电路的输出信号VS为低电平，在复合下拉NMOS管M1、M2和M5的作用下，大电流输出级的输出GATE_DRIVER被拉低；当输入脉宽调制信号Driver为低电平时，死区时间控制电路的第一逻辑开关信号Sl为高电平，第二逻辑开关信号S2为低电平，复合下拉NMOS 管Ml、M2和M5关断，电平移位电路的输出VS为高电平，在达林顿复合管Ql和Q2的作用下，大电流输出级的输出GATE_DRIVER被快速充电至高电平；大电流输出级电路中电阻R5 和R6也是本发明中THD优化机制的重要部分，其主要作用是为了限制输出级的电流大小， 防止输出级产生瞬间过冲，优化THD;同时由于输出驱动信号GATE_DRIVER是通过芯片的一个管脚与外围功率型器件连接的，因此会产生寄生的电感，该寄生的电感与功率型器件的栅极寄生电容组成了一个LC谐振电路，而在输出级电路中加入大小合适的电阻以后，在输出驱动信号高低电平转化期间，能够有效地抑制输出驱动信号的振荡，减少EMI问题；在输出驱动信号GATE_DRIVER由高电平转换为低电平时，所述的二极管Dl和D2是为了给达林顿复合管Ql和Q2的基区提供快速放电通路，加快达林顿复合管Ql和Q2的关断。本发明利用LDMOS管的高压隔离作用和稳压二极管的击穿稳压特性，将较高的输入电源电压转换为输出驱动开关信号所需要的固定电平，不仅可以提高驱动电路的可靠性和安全性，而且可以很好地保护外围功率器件。并且本发明利用电平移位电路，将来自于数字逻辑驱动电路产生的脉宽调制信号转换为具有固定电平的输出驱动开关信号，同时加入死区时间控制电路，防止在电平转换期间存在的电源到地的瞬间大电流现象。其还采用经典的达林顿输出级结构，以提高输出驱动电路源电流和灌电流的能力。本发明针对于有源功率因数校正电路对于总谐波失真(THD)的要求，特别在子模块电路中加入了 THD优化机制，较小THD。以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的的任何修改，等同替换，改进等，均应包含在本发明的保护范围之内。
10
权利要求
1.一种应用于功率因数校正器中的高压大电流驱动电路，包括电流镜像电路(1)、高压预调制电路O)、电平移位电路(3)、死区时间控制电路(4)和大电流输出级(5)，其特征在于所述电流镜像电路(1)利用电阻和三极管组成的电流源电路和电流沉电路，将启动电流Istart和基准电流源产生的输入信号Ibias转换为高压预调制电路的输入信号，将启动电流 Istmt转换为电平移位电路的输入信号；所述高压预调制电路(2)在电流镜像电路(1)偏置作用下，利用高压LDMOS管的隔离作用以及稳压二极管的击穿稳压特性，将一个高的输入电源电压VDD转换为相对低的电压，以保证驱动电路工作在一个安全的电压范围内，同时产生电平移位电路的输入电压Vclamp ‘所述电平移位电路(3)在高压预调制电路O)的输出作用下，利用电流镜像电路(1) 的偏置作用，利用死区时间控制电路产生的第一逻辑开关信号Sl和第二逻辑开关信号S2， 控制高压管PMOS和高压管NOMS的导通与关断，从而产生电平移位电路的输出信号\，为大电流输出级电路提供逻辑开关信号；所述死区时间控制电路(4)在数字逻辑驱动信号的作用下，利用逻辑门电路和电容的延迟作用，产生反相不交迭的第一逻辑开关信号Sl和第二逻辑开关信号S2，控制电平移位电路和大电流输出级的工作状态；所述大电流输出级(3)，在高压三极管所组成的达林顿复合管作用下，利用高压管 NMOS和电平移位电路产生的逻辑开关信号Vs，以及死区时间控制电路产生的第二逻辑开关信号S2，产生具有较大源电流和灌电流能力的输出驱动信号GATE_DRIVER，驱动外围功率器件的导通与关断。
2.根据权利要求1所述的高压大电流驱动电路，其特征在于所述电流镜像电路(1) 包括三极管 Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、Q14 和电阻 Rl、R2、R3、R4、R7 ；所述三极管Q13和三极管Q14组成第一电流镜像电路；其中三极管Q3、Q4、Q6、Q7、Q8、Q9、Q10、 Q11、Q12和电阻Rl、R2、R3、R4、R7组成第二电流镜像电路；第一电流镜像电路的输入端连接到外部基准电流源的输出端Ibias上，第一电流镜像电路用于电流正常工作时为高压预调制电路提供偏置电流；第二电流镜像电路为高压预调制电路和电平移位电路提供偏置电流。
3.根据权利要求1所述的高压大电流驱动电路，其特征在于所述的高压预调制电路 (2)包括 LDMOS 管 LDMOS1、LDMOS 管 LDM0S2、稳压二极管 D4、D5、D6，三极管 Q5 ；所述 LDMOS 管LDMOSl和LDMOS管LDM0S2组成第三电流镜像电路，其中，LDMOS管LDMOSl作为高压预调制电路的第一高压隔离管，LDMOS管LDM0S2作为LDMOS管LDMOSl的栅极偏置管，稳压二极管D6作为第三电流镜像电路的栅极筘位保护，稳压二极管D4、D5的串联组成第一高压预调制电路，三极管Q5作为高压预调制电路的第二高压隔离管。
4.根据权利要求3所述的高压大电流驱动电路，其特征在于所述高压预调制电路(2) 中，第三电流镜像电路中LDMOS管LDM0S2的栅极和漏极连接在一起，同时接在第一电流镜像电路中三极管Q13的集电极输出端，LDMOS管LDMOSl和LDMOS管LDM0S2的源极连接到输入电源VDD上，筘位二极管D6连接在第三电流镜像电路LDMOS管LDMOSl和LDMOS管LDM0S2 的栅极和源极之间，LDMOS管LDMOSl的漏端连接在筘位二极管D4、D5串联的N端，同时连接三极管Q5的基极、以及第二电流镜像电路中三极管Q7的集电极输出端，在三极管Q5的发射极产生高压预调制信号ναΑΜΡ。
5.根据权利要求1所述的高压大电流驱动电路，其特征在于所述电平移位电路(3) 包括高压 PMOS 管 PMOSl、PM0S2、PM0S3、PM0S4、PM0S5,高压匪OS 管 Μ3、Μ4、Μ5 以及反相器 INVl ；所述的高压PMOS管PM0S1、PM0S2、PM0S5的源端接公共电源VeLAMP，即接在高压预调制电路( 的输出端，所述高压PMOS管PMOSl的栅极接高压PMOS管PM0S2的漏端，高压PMOS 管PMOSl漏端接高压PMOS管PM0S2的栅极和高压PMOS管PM0S3的源端，同时，在电流镜像电路中第二电流镜像电路像的偏置作用下，将第二电流镜像电路三极管Q3的输出端集电极接在高压PMOS管PMOSl的漏端、高压PMOS管PM0S2的栅极、高压PMOS管PM0S3的源端，作为电平移位电路的偏置电流，所述高压PMOS管PM0S2的栅极接高压PMOS管PMOSl的漏端，高压PMOS管PM0S2的漏端接高压PMOS管PMOS 1的栅极和高压PMOS管PM0S4的源端、高压PMOS管PM0S5的栅极，同时，在电流镜像电路(1)中第二电流镜像电路的偏置作用下，将第二电流镜像电路三极管Q4的集电极输出端连接在高压PMOS管PMOSl的栅极、高压 PMOS管PM0S4的源端、高压PMOS管PM0S5的栅极，为电平移位电路(；3)提供偏置电流，所述高压PMOS管PM0S3和PM0S4的栅极接在公共端Vb，高压PMOS管PM0S3的漏端接在高压NMOS 管M3的漏端，高压PMOS管PM0S4的漏端接在高压NMOS管M4的漏端，所述高压NMOS管M3 的栅极接在反相器INVl的输出端，高压NMOS管M3的源端接公共端GND，所述反相器INVl 的输入端接死区时间控制电路产生的第一逻辑开关信号Si，所述高压NMOS管M4的栅极接反相器INVl的输入端，即接第一逻辑开关信号Si,高压NMOS管M4的源端接公共端GND，所述高压PMOS管PM0S5的栅极接高压PMOS管PM0S2漏端、PMOSl栅极以及PM0S4源端，高压 PMOS管PM0S5的源端接高压预调制电路(2)的输出VaAMP，高压PMOS管PM0S5的漏端接高压NMOS管M5的漏端，所述高NMOS管M5的栅极接死区时间控制电路产生的第二逻辑开关信号S2，高压NMOS管M5的源端接公共地端GND，高压PMOS管PM0S5的漏端和高压NMOS管 N0MS5的漏端并接在一起，产生电平移位电路(3)的输出信号Vs，控制大电流输出级(5)的导通与关断。
6.根据权利要求1所述的高压大电流驱动电路，其特征在于所述死区时间控制电路 (4)是利用开关电源中脉宽调制信号产生反相不交迭的第一逻辑开关信号Sl和第二逻辑开关信号S2，当脉宽调制信号是由低电平转换为高电平时，则第一逻辑开关信号Sl先由高电平变成低电平，接着经过门电路和电容的延迟，第二逻辑开关信号S2才由低电平变为高电平；当脉宽调制信号是由高电平转换低电平时，则第二逻辑开关信号S2先由高电平变成低电平，接着经过门电路和电容延迟，第一逻辑开关信号Sl才由低电平变为高电平。
7.根据权利要求1所述的高压大电流驱动电路，其特征在于所述大电流输出级(5) 包括一个达林顿复合结构和一个组合下拉高压NMOS管，达林顿复合结构具有大的灌电流能力，组合下拉高压NMOS管具有大的源电流能力，所述的达林顿复合结构是由三极管Q1、 Q2、二极管D1、D2组成，Ql和Q2的集电极接公共电源VDD，三极管Q2的基极接二极管D2的 N端、电阻R5的一端，共同接在电平移位电路的输出端Vs上，三极管Q2的发射极接二极管 D2的P端、二极管Dl的N端、电阻R5的另一端、电阻R6的一端以及三极管Ql的基极，所述三极管Ql的发射极接电阻R6的另一端、二极管Dl的P端，共同接在大电流输出级的输出端GATE_DRIVER上，所述的组合下拉高压匪OS管是由高压匪OS管M1、M2、M5以及电阻R5、 R6组成，高压NMOS管Ml的漏端接三极管Ql的发射极、电阻R6的一端，共同接在大电流输出级的输出端GATE_DRIVER上，高压NMOS管M2漏端接三极管Ql的基极、三极管Q2的发射极，二极管Dl的N端、二极管D2的P端，高压NMOS管M5的漏端接三极管Q2的基极、电阻 R5的一端，共同接在电平移位电路的输出端Vs上，高压NMOS管M1、M2、M5的栅极并接在一起，连接在死区时间控制电路产生的第二逻辑开关信号S2，高压NMOS管Ml、M2、M5的源端接公共地端GND。
全文摘要
本发明公开了一种应用于功率因数校正器中的高压大电流驱动电路，包括电流镜像电路、电平移位电路、高压预调制电路、死区时间控制电路和大电流输出级。其采用了达林顿输出级结构，以提高驱动电路的最高工作频率；本发明加入死区时间控制电路，减少输出级驱动电路所消耗的静态功耗；本发明针对于有源功率因数校正电路对于总谐波失真(THD)的要求，特别在子模块电路中加入了THD优化机制。本发明中利用稳压二极管的击穿稳压特性，保证其工作在一个安全的电压范围内；在电平移位电路中加入死区时间控制，不仅可以防止在电平转换期间存在的电源到地的瞬间大电流现象，而且可以减少驱动电路的静态功耗。
文档编号H02M3/158GK102403902SQ20111036362
公开日2012年4月4日 申请日期2011年11月16日 优先权日2011年11月16日
发明者代国定, 陈跃, 韩辉, 马任月, 马晓辉 申请人:无锡华润上华科技有限公司