技术领域本发明涉及一种二次电池保护电路、二次电池保护装置、电池组以及数据写入方法。
背景技术：
以往，已知保护二次电池的二次电池保护电路(例如，参照专利文献1)。在专利文献1的图2中公开了包含闪速只读存储器(FlashROM)和用于生成闪速只读存储器的写入电压的升压电路的结构的电池组。根据专利文献1，闪速只读存储器需要比通常动作的电源电压高的写入电压，因此在内部设有将电源电压升压到写入电压的升压电路，但提出了芯片面积由于升压电路而增大的问题，并记载了改善该问题的方法。需要根据二次电池的种类或搭载有二次电池保护电路的产品的种类，定制二次电池保护电路的规格。因此，为了能够与多个不同的规格相对应，针对二次电池或产品的每个种类开发二次电池保护电路的结构时，容易使开发的准备时间和成本增加。因此，为了能够以共同的电路结构对应多个不同的规格，考虑如下的结构：具备写入用于决定规格的各种参数等的数据的存储器，根据从该存储器读出的参数数据设定规格。根据该结构，通过变更存储在存储器中的参数数据的内容，能够通过共同的电路结构变更规格。例如，将作为规格之一的过充电检测电压中设定的设定电压值存储在存储器的情况下，通过变更该设定电压值，能够通过共同的电路结构变更过充电检测电压的电压值。各种参数是过充电检测阈值电压、过放电检测阈值电压、过电流检测阈值电压、短路检测阈值电压以及与检测它们的情况下的各检测对应的延迟时间等。此外，为了吸收所设定的各种阈值电压的各个体差(制造偏差)而进行了微调的情况下，也将该微调数据等写入到相同的存储器中。另一方面，为了将用于决定二次电池保护电路的规格的参数数据写入到非易失性存储器中，需要向非易失性存储器供给比二次电池保护电路和非易失性存储器的通常的动作电压(通常的电源电压)高的写入电压。因此，具有对电源电压进行升压来生成写入电压，或设置专用端子从外部接受写入电压的供给某种方法。但是，在前者的方法中，存在芯片面积按升压电路的安装面积相应变大的问题，并且独立于二次电池保护电路的电源端子，向二次电池保护电路追加用于输入写入电压的专用的写入端子时，二次电池保护电路的总端子数量增加。专利文献1：日本特开2012-173063号公报
技术实现要素：
因此，本发明的目的是提供一种不增加电路面积且不设置追加的端子，而能够进行向存储器的写入的技术。在一种方案中，提供一种保护二次电池的二次电池保护电路，其具备：所述二次电池保护电路的电源端子；保护动作电路，其监视所述二次电池的状态，根据所述二次电池的状态生成对所述二次电池和负载间的电流路径进行接通断开控制的信号；非易失性存储器，其通过向所述电源端子输入的写入电压，能够写入用于决定所述二次电池保护电路的规格的参数数据；电压生成电路，其根据向所述电源端子输入的输入电压，生成向低耐压电路供给的供给电压，所述低耐压电路的耐压比被供给所述写入电压的高耐压电路的耐压低；以及控制电路，其根据向所述电源端子输入的输入电压、经由所述电源端子检测所述二次电池的状态的所述保护动作电路的保护状态，使向所述存储器的写入成为可能。根据一种方式，在一个端子能够共用电源电压输入和存储器写入电压输入。附图说明图1是表示二次电池保护电路的一例的结构图。图2是表示二次电池保护电路的动作的一例的时序图。图3是表示二次电池保护电路的动作的一例的流程图。图4是表示电压生成电路的一例的结构图。图5是表示电压生成电路的其他一例的结构图。图6是表示向电源端子输入的输入电压与由电压生成电路生成的电压的关系的一例的图。图7是表示非易失性存储器的一例的结构图。图8是表示开关的一例的结构图。图9是表示写入动作的一例的时序图。图10是表示读写控制电路的一例的结构图。图11是表示电池组的一例的结构图。图12是表示电池组的其他一例的结构图。符号说明14数据输入端子15时钟输入端子21异常检测电路22过充电检测电路27过放电检测电路32放电过电流检测电路35充电过电流检测电路38短路检测电路44逻辑电路60存储器61写入防止电路62存储单元电路63周边电路64写入电路65读出电路66移位寄存器69存储元件74触发器77保护位80读写控制电路98保护动作电路99、99A、99B调节器100、101电池组110、111二次电池保护装置120、121二次电池保护电路191、195输出晶体管210写入许可电路220写入电压检测电路具体实施方式以下，按照附图，对本发明的实施方式进行说明。图1是表示保护电路120的一例的结构图。保护电路120是保护二次电池的二次电池保护电路的一例。保护电路120例如具备存储器60和保护动作电路98。存储器60是通过向保护电路120的电源端子91输入的写入电压，能够写入用于决定保护电路120的规格的参数数据的非易失性存储器的一例。电源端子91是输入保护电路120的电源电压的端子，并且也是输入为了向存储器60写入参数数据而需要的写入电压的端子。作为存储器60的具体例，可以列举OTPROM(OneTimeProgrammableROM，一次可编程只读存储器)、EEPROM(ElectricallyErasableProgrammableROM，可擦除可编程只读存储器)等。保护动作电路98是基于从存储器60读出的参数数据，进行二次电池的保护动作的保护动作电路的一例。保护动作电路98例如监视二次电池的状态，并基于二次电池的状态生成对二次电池与负载间的电流路径(电源路径)进行接通断开控制的信号，由此进行二次电池的保护动作。作为参数数据的具体例，可以列举过充电检测电压Vdet1、过充电恢复电压Vrel1、过放电检测电压Vdet2、过放电恢复电压Vrel2、放电过电流检测电压Vdet3、充电过电流检测电压Vdet4、短路检测电压Vshort、待机阈值电压Vstb等设定用阈值电压数据。此外，作为参数的具体例，可以列举过充电检测延迟时间tVdet1、过充电恢复延迟时间tVrel1、过放电检测延迟时间tVdet2、过放电恢复延迟时间tVrel2、放电过电流检测延迟时间tVdet3、放电过电流恢复延迟时间tVrel3、放电过电流检测延迟复位时间tVd3rst、充电过电流检测延迟时间tVdet4、充电过电流恢复延迟时间tVrel4、短路检测延迟时间tshort等设定用延迟时间数据。因此，若向存储器60写入的参数数据变化，则能够改变二次电池的保护动作，因此能够通过共同的电路结构对应多个不同的规格。例如，即使二次电池200的种类或搭载有保护电路120的产品的种类不同，也能够进行保护动作电路98的共同化。此外，保护电路120具备能够写入参数数据的存储器60，因此例如不需要为了定制规格而进行IC芯片的金属配线变更或保险丝的激光微调。其结果，能够降低开发和制造的准备时间和成本。存储器60具备存储单元电路62和位于存储单元电路62周边的周边电路63。存储单元电路62具备将从预定的写入用端子输入的参数数据写入到存储元件中的写入电路64、从存储元件读出参数数据的读出电路65。周边电路63是包含用于控制写入电路64的写入动作或读出电路65的读出动作的逻辑电路的电路。保护电路120具备调节器99。调节器99在输入电压VDD不到预定的恒压VREG的情况下，作为输出电压Vout大致原样输出输入电压VDD，在输入电压VDD超过了预定的恒压VREG的情况下，作为输出电压Vout输出恒压VREG。将输出电压Vout供给到不需要高电压的电路部(例如，写入电路64或写入电压检测电路220等电路部以外的电路部)。由此，不需要使用不必要的高耐压元件，因此抑制电路面积的增加。并且，在输入电压VDD不到预定的恒压VREG时(例如，保护电路120的通常动作时)原样输出输入电压VDD，在输入电压VDD超过了预定的恒压VREG时输出恒压VREG。因此，不会产生由与电源端子91能够导通地连接的二次电池的电池电压的下降引起的作为保护电路120的动作电压范围的下降，另一方面，在向电源端子91输入写入电压时被钳位在预定的恒压VREG，因此不需要特别使用高耐压的元件。例如，写入电压为9V，预定的恒压VREG为与电源端子91能够导通地连接的二次电池的额定电压(例如，3.6V)。读出电路65和周边电路63以保护电路120的通常的动作电压进行动作，因此将调节器99的输出电压Vout供给到读出电路65和周边电路63。也将输出电压Vout供给到读写控制电路80和保护动作电路98。另一方面，在进行参数数据的写入动作时，使存储元件划分地进行写入，因此需要向写入电路64内的存储元件施加比保护电路120和存储器60的通常的动作电压高的电压。因此，写入电路64被供给比恒压VREG高的写入电压，由此向存储元件写入从写入用端子输入的参数数据。调节器99将来自电源端子91的输入电压VDD调节成恒压VREG，因此也可以从电源端子91输入比保护电路120和存储器60的通常的动作电压高的写入电压。即使向电源端子91输入写入电压，调节器99对从电源端子91输入的写入电压进行调节后输出恒压VREG。由此，可以将从电源端子91输入的写入电压供给到写入电路64，可以将比从电源端子91输入的写入电压低的恒压VREG供给到读出电路65和周边电路63。此外，通过配置调节器99，不需要独立于电源端子91设置用于输入写入电压的写入专用端子，因此能够抑制由端子数量的增加引起的保护电路120的电路规模的扩大。保护电路120具备写入电压检测电路220。写入电压检测电路220是监视输入电压VDD，并检测输入电压VDD是否高于写入电压判定用的判定电压VRth的电路。在输入电压VDD高于判定电压VRth的情况下，写入电压检测电路220判定为输入电压VDD不是通常的电源电压而是写入电压，并将检测信号VR的电平设为有效(active)电平(例如，高电平)。另一方面，在输入电压VDD在判定电压VRth以下的情况下，写入电压检测电路220判定为输入电压VDD不是写入电压而是通常的电源电压，并将检测信号VR的电平设为非有效电平(例如，低电平)。保护电路120具备经由电源端子91检测二次电池的状态的保护动作电路98。保护动作电路98基于从存储器60读出的参数数据，对二次电池进行与经由电源端子91检测出的该二次电池的状态对应的恰当的保护动作。保护电路120具备写入许可电路210。写入许可电路210是基于写入电压检测电路220的检测信号VR和保护动作电路98的保护状态信号，使向存储器60的写入成为可能的控制电路的一例。若输入电压VDD从通常的电源电压变化为写入电压，则从写入电压检测电路220输出的检测信号VR成为有效。保护电路120的检测状态变化为过充电保护状态。因此，写入许可电路210在是否能够进行向存储器60的写入的判定中，根据检测信号VR的变化和保护动作电路98的保护状态信号的逻辑积将存储器60设定为可写入状态，由此能够防止以比写入电压低的电源电压误进行向存储器60的写入。保护电路120的保护状态例如是保护电路120的保护动作电路98根据过充电检测电压Vdet1检测出二次电池的过充电，并经过预定的延迟时间进行过充电保护的状态(过充电保护状态)。过充电检测电压Vdet1是二次电池的过充电的检测用的阈值电压的一例，被设定成低于写入电压。保护电路120的保护动作电路98根据输入电压VDD与过充电检测电压Vdet1的大小关系来检测二次电池的过充电。因此，若从电源端子91输入写入电压，则写入电压高于过充电检测电压Vdet1，因此保护动作电路98检测出二次电池的过充电，保护电路120保护状态转移为过充电保护状态。另一方面，若从电源端子91输入通常的电源电压，则通常的电源电压低于过充电检测电压Vdet1，因此保护动作电路98不检测出二次电池的过充电，保护电路120保护状态不转移为过充电保护状态。因此，写入许可电路210在是否能够进行向存储器60的写入的判定中，不仅利用从写入电压检测电路220输出的检测信号VR，还利用过充电保护状态，由此能够进一步防止以比写入电压低的电源电压误进行向存储器60的写入。例如，写入许可电路210在从写入电压检测电路220输出的检测信号VR为有效状态，且保护电路120的保护动作电路98的状态为过充电保护状态的情况下，使从保护动作电路98输出的过充电保护信号成为有效，并将使向存储器60的写入成为可能的写使能信号WRENABLE的电平设为有效电平(例如，高电平)。由此，许可向存储器60写入参数数据等数据，读写控制电路80可以向存储器60写入参数数据等数据。图2是表示保护电路120的动作的一例的时序图。写入电压检测电路220在定时t1检测出超过判定电压VRth的输入电压VDD的情况下，将检测信号VR的电平从低电平切换为高电平。另一方面，保护动作电路98在检测出过充电检测电压Vdet1以上的输入电压VDD的情况下，判定为二次电池为过充电。保护动作电路98在从检测出二次电池为过充电开始经过延迟时间Td后，输出表示检测出二次电池的过充电并执行保护二次电池免于过充电的动作的有效电平的过充电保护信号VOC。例如，保护动作电路98在定时t2将过充电保护信号VOC的电平从非有效电平(例如，低电平)切换为有效电平(例如，高电平)。例如，延迟时间Td是后述的过充电检测延迟时间tVdet1。写入许可电路210在检测出检测信号VR和过充电保护信号VOC的电平都为有效电平的定时t2，将写使能信号WRENABLE的电平从非有效电平切换为有效电平。在写使能信号WRENABLE的电平为有效电平的定时t2以后的状态下，保护动作电路98执行保护二次电池免于过充电的动作，并且能够进行向存储器60的数据的写入。也就是说，保护动作电路98在能够进行向存储器60的写入的情况下进行动作，使得保护二次电池免于过充电。图3是表示保护电路120的动作的一例的时序图。也可以替换步骤S10的处理和步骤S20的处理的顺序。在步骤S10中，写入许可电路210基于从写入电压检测电路220输出的检测信号VR来判定输入电压VDD是否比判定电压VRth高。写入许可电路210在检测信号VR的电平为高电平时，判定输入电压VDD是比判定电压VRth高的写入电压，在检测信号VR的电平为低电平时，判定输入电压VDD是比判定电压VRth低的通常的电源电压(比写入电压低的电源电压)。在步骤S20中，写入许可电路210基于从保护动作电路98输出的过充电保护信号VOC来判定保护电路120的状态是否是过充电检出状态。写入许可电路210在过充电保护信号VOC的电平为高电平时，判定保护电路120的状态是过充电检出状态，在过充电保护信号VOC的电平为低电平时，判定保护电路120的状态不是过充电检出态。写入许可电路210在检测出输入电压VDD比判定电压VRth高和保护电路120的状态为过充电状态的二者的情况下，在步骤S30中，将写使能信号设为有效电平(例如，1)。另一方面，写入许可电路210在检测出输入电压VDD在判定电压VRth以下和保护电路120的状态不是过充电检出状态中的某个情况下，在步骤S40中将写使能信号设为非有效电平(例如，0)。图4是表示调节器99的一例即调节器99A的结构图。调节器99A是这样的电压生成电路的一例，即：在输入电压VDD不到预定的恒压VREG的情况下，大致原样地输出输入电压VDD，在输入电压VDD超过了预定的恒压VREG的情况下，生成恒压VREG并输出。调节器99A通过比写入电压低的电压钳位(clamp)恒压VREG。调节器99A例如具备运算放大器190、输出晶体管191以及电阻192、193。将输出晶体管191和电阻192、193的串联电路串联地插入到输入电压VDD的电位和接地电位之间。运算放大器190具有：反相输入部，其输入预定的基准电压Vref；同相输入部，其输入来自电阻192和电阻193之间的分压输出点的分压电压；以及输出部，其输出用于驱动输出晶体管191的栅极的输出信号。输出晶体管191是从漏极输出恒压VREG的增强型P沟道MOS晶体管。图5是表示调节器99的另外一例即调节器99B的结构图。调节器99B是这样的电压生成电路的一例，即：在输入电压VDD不到预定的恒压VREG的情况下，大致原样输出输入电压VDD，在输入电压VDD超过了预定的恒压VREG的情况下，生成恒压VREG并输出。调节器99B通过比写入电压低的电压钳位恒压VREG。调节器99B例如具备运算放大器194、输出晶体管195以及电阻196、197。将输出晶体管195和电阻196、197的串联电路串联地插入到输入电压VDD的电位和接地电位之间。运算放大器194具有：反相输入部，其输入预定的基准电压Vref；同相输入部，其输入来自电阻196和电阻197之间的分压输出点的分压电压；以及输出部，其输出用于驱动输出晶体管195的栅极的输出信号。输出晶体管195是从源极输出恒压VREG的耗尽型N沟道MOS晶体管。图6是表示在调节器99A和调节器99B中，输入电压VDD和根据输入电压VDD生成的恒压VREG的关系的一例的图。调节器99A在输入电压VDD在输出晶体管191的阈值电压Vth以下的情况下不动作。与此相对，调节器99B是输出晶体管195的阈值电压Vth为0V以下的耗尽型，因此从输入电压VDD为0V时开始能够进行动作。因此，在输入电压VDD在0V以上且不到预定的恒压VREG的范围内，输出与输入电压VDD大致相等的输出电压Vout。由此，例如即使在输入电压VDD极低的状态下也能够确保保护动作电路98的动作电源，因此保护动作电路98能够控制向电池电压极低的二次电池的充电的禁止和许可。图7是表示存储器60的一例的结构图。存储器60具有被供给写入电压的多个写入电路64、被供给恒压VREG的多个读出电路65、NOR门(或非门)73以及移位寄存器66。或非门73和移位寄存器66是上述周边电路63所包含的电路。移位寄存器66是串联连接了多个触发器(Flip-Flop，FF)74的顺序电路。在图7中，用点划线包围一个写入电路64和一个读出电路65。多个写入电路64分别具有串联连接了开关68、存储元件69、开关70的电路。将开关68配置在写入电压的供给路径和存储元件69之间，将开关70配置在移位寄存器66的触发器74的输出部和存储元件69之间。例如，开关68是P沟道MOSFET，存储元件69是OTP(OneTimeProgrammable，一次性可编程)元件，开关70是N沟道MOSFET。多个读出电路65分别具有检测闩锁电路67、开关71、恒流源72。例如，检测闩锁电路67是触发器，开关71是N沟道MOSFET。读写控制电路80将输送参数数据的参数数据信号DAT变换为参数数据内部信号DATA，将来自外部的时钟信号CL变换为时钟内部信号CLK。此外，读写控制电路80根据参数数据信号DAT和时钟信号CL，生成用于指示向存储元件69写入参数数据的写信号(WRITE)。此外，读写控制电路80在输入电压VDD超过了预定的启动电压时，生成用于指示从存储元件69读出参数数据的读信号(READ)。写入电路64被施加(供给)比恒压VREG高的写入电压，因此，例如是具有比读出电路65的结构更高的耐压结构的高耐压电路。在该情况下，读出电路65和周边电路63是比写入电路64耐压低的低耐压电路，被施加(供给)恒压VREG。图8是表示在写入电路64中具有高耐压结构的开关70的一例的结构图。开关70是叠加了MOSFET75和MOSFET76的串联电路。向MOSFET75、76的各栅极输入来自读写控制电路80的WRITE。如图所示，MOSFET75的背栅的连接目的地与MOSFET76的背栅的连接目的地不同，因此可以将向图示的D-B间施加的高电压分压至MOSFET75的源极-漏极间和MOSFET76的源极-漏极间。接着，参照图9说明图7的结构中的写入动作的一例。图9是表示图1、图7的结构中的写入动作的一例的时序图。在初始状态下，READ和WRITE的电平都为低电平(READ＝WRITE＝L)。在该情况下，开关68的栅极电位A为高电平，因此断开开关68。移位寄存器66的各触发器74的输出电位B为高电平，因此断开开关70。因此，在初始状态下，存储元件69的状态为没有被写入参数数据的未写入状态。在进行写入动作的情况下，输入电压VDD从通常的动作电压(例如，3.6V)上升到写入电压(例如，9V)。当输入电压VDD上升到写入电压时，通过过充电检测电路22检测出过充电。由此，从充电控制端子93向晶体管11的栅极输出的控制信号从接通晶体管11的高电平变换为断开晶体管11的低电平。另一方面，从放电控制端子94向晶体管12的栅极输出的控制信号保持高电平。当从读写控制电路80向移位寄存器66输入参数数据内部信号DATA和时钟内部信号CLK时，各触发器74根据所输入的参数数据内部信号DATA输出低电平。在向存储元件69的参数数据的写入许可期间，READ的电平为低电平(READ＝L)，WRITE的电平为高电平(WRITE＝H)，因此开关68的栅极电位A为低电平。在写入许可期间，接通开关68，断开开关71，接通开关70。在写入许可期间，在移位寄存器66的输出电位B为低电平的情况下，向存储元件69施加写入电压，向断开状态的存储元件69流过电流。由此，电子被存储元件69的悬浮栅极捕获，存储元件69成为接通状态(将参数数据写入到存储元件69中)。与此相对，在写入许可期间，在移位寄存器66的输出电位B为高电平的情况下，接通开关68、70，但存储元件69的漏极-源极间的电压大致为零伏特，因此电流没有流过存储元件69。也就是说，维持存储元件69的断开状态(不将参数数据写入到存储元件69中)。读写控制电路80通过将WRITE的电平切换为低电平来断开开关70。由此，结束写入许可期间。接着，说明图7的结构中的读出动作的一例。在进行读出动作的情况下，输入电压VDD是通常的动作电压(例如3.6V)。读写控制电路80通过将READ的电平切换为高电平，将开关68的栅极电位A设为低电平。也就是说，在来自存储元件69的参数数据的读出许可期间，接通开关68，接通开关71，断开开关70。在读出许可期间没有向存储元件69写入参数数据的情况下，检测闩锁电路67对低电平的存储器输出电位D进行闩锁。在读出许可期间向存储元件69写入了参数数据的情况下，检测闩锁电路67对高电平的存储器输出电位D进行闩锁。读写控制电路80通过将READ的电平切换为低电平，将栅极电位A切换为高电平，断开开关68。由此，结束读出许可期间。另外，读写控制电路80将写使能信号WRENABLE为有效电平(在本实施方式中为高电平)的期间设为写入许可期间。如图7所示，存储器60也可以具有在参数数据的写入后防止写入的写入防止电路61。通过写入防止电路61的写入防止动作，能够防止存储在存储器60中的参数数据的改写。此外，在所有存储元件69中，向一部分的存储元件69写入了参数数据，而没有向剩余的存储元件69写入参数数据的情况下，能够防止向没有写入参数数据的剩余的存储元件69进行写入。例如如图7所示，写入防止电路61具有与写入电路64和读出电路65相同的电路结构，并具有保护位77。根据来自读写控制电路80的WRITE，在向存储元件69的参数数据的写入的最后，向保护位77写入数据。写入防止电路61在向保护位77写入了数据后，对读写控制电路80输出使向存储元件69的参数数据的写入变为不能的写锁闭信号。读写控制电路80在被输入了写锁闭信号时，例如将WRITE的电平固定为低电平。由此，使参数数据向存储元件69的写入变为不能。读写控制电路80在被输入了写锁闭信号时，也可以将WRITE的电平固定为低电平，并且使包含参数数据信号DAT和时钟信号CL中的至少一方的写入信号无效化。图10是表示读写控制电路80的一例的结构图。从写入防止电路61的检测闩锁电路67的输出点C(参照图7)输出写锁闭信号(WRLOCK)。写使能信号WRENABLE在输入电压VDD为通常的动作电压时成为低电平，在输入电压VDD为写入电压且保护电路120的状态为过充电检出状态时成为高电平。读写控制电路80具有输入参数数据信号DAT的比较器81和输入时钟信号CL的比较器82。此外，读写控制电路80具有：读写逻辑电路，其根据参数数据信号DAT、时钟信号CL、写锁闭信号WRLOCK和写使能信号WRENABLE，来生成参数数据内部信号DATA、时钟内部信号CLK和写信号WRITE。该读写逻辑电路例如具有反相器83、84、87、88、NAND门85、86、89和触发器90。输入电压VDD与写入电压相等且没有向保护位77写入数据的情况下，WRLOCK的电平因输出点C的低电平而成为低电平，WRENABLE的电平成为高电平。在该情况下，通过反相器84和NAND门89向触发器90的复位端子R输入低电平的信号，因此触发器90动作。根据参数数据信号DAT和时钟信号CL的组合，如上所述地输出高电平的WRITE。由此，使向存储元件69的写入变为可能。另一方面，输入电压VDD与写入电压相等且向保护位77写入了数据的情况下，WRLOCK的电平因输出点C的高电平而成为高电平，WRENABLE的电平成为高电平。在该情况下，通过反相器84和NAND门89向触发器90的复位端子R输入高电平的信号，因此触发器90不动作。也就是说，将从触发器90的Q端子输出的WRITE固定为低电平。此外，向NAND门85，86输入低电平的信号，因此将从反相器87输出的参数数据内部信号DATA和从反相器88输出的时钟内部信号CLK都固定为低电平。因此，将从触发器90的Q端子输出的WRITE固定为低电平。由此，禁止向存储元件69的写入。图11是表示电池组100的一例的结构图。电池组100内置有能够向与负载连接端子5、6连接的未图示的外部负载供给电力的二次电池200、保护二次电池200的保护装置110。电池组100可以被内置于外部负载中，也可以被外置。作为外部负载的具体例，可以列举可携带的便携终端装置等。作为便携终端装置的具体例，可以列举便携电话、智能手机、平板式计算机、游戏机、电视机、音乐和视频播放器、照相机等电子设备。二次电池200可以通过与负载连接端子5、6连接的未图示的充电器进行充电。作为二次电池200的具体例，可以列举锂离子电池和锂聚合物电池等。保护装置110具备负载连接端子5、负载连接端子6以及单元连接端子3、4，是保护与单元连接端子3、4连接的二次电池200免于过电流等的二次电池保护装置的一例。单元连接端子3经由电源路径8与负载连接端子5连接。单元连接端子4经由电源路径7与负载连接端子6连接。单元连接端子3与二次电池200的正极连接。单元连接端子4与二次电池200的负极连接。保护装置110具备晶体管11、12。晶体管11是能够切断二次电池200的充电路径的充电路径切断部的一例，晶体管12是能够切断二次电池200的放电路径的放电路径切断部的一例。在图示的情况下，晶体管11能够切断二次电池200的充电电流流过的电源路径7，晶体管12能够切断二次电池200的放电电流流过的电源路径7。晶体管11、12是能够切换电源路径7的导通/切断的开关元件，被串联插入到电源路径7中。晶体管11、12例如是MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)。使晶体管11的寄生二极管的正向与二次电池200的放电方向一致地将晶体管11插入到电源路径7中。使晶体管12的寄生二极管的正向与二次电池200的充电方向一致地将晶体管12插入到电源路径7中。也可以在晶体管11、12的漏极-源极间追加二极管。保护装置110也可以具备电容器10、13。将电容器10并联接连到晶体管11和晶体管12的串联电路上。电容器13具有与负载连接端子5连接的一端和与负载连接端子6连接的另一端。通过具备电容器10或电容器13，能够提高针对电压变动和外来噪声的抗性。保护装置110具备保护电路120。保护电路120是不具备CPU(CentralProcessingUnit：中央运算处理装置)地保护二次电池200的二次电池保护电路的一例，例如是从二次电池200供电来保护二次电池200的集成电路。没有CPU，因此保护电路120当然不具有根据保护电路120自身的CPU的处理结果来保护二次电池200的功能。此外，没有CPU，因此保护电路120不具有二次电池200的余量检测功能。保护电路120例如具备电源端子91、接地端子92、充电控制端子93、放电控制端子94和电流检测端子95。电源端子91是经由电阻1与单元连接端子3或电源路径8连接的正极侧电源端子，有时被称为VDD端子。例如，将电源端子91连接在一端与电源路径8连接的电阻1的另一端和一端与电源路径7连接的电容器2的另一端的连接点上。将电容器2的一端连接至单元连接端子4和晶体管12之间的电源路径7。接地端子92是被连接至单元连接端子4和晶体管12之间的电源路径7的负侧电源端子，有时被称为VSS端子。充电控制端子93是输出禁止二次电池200的充电的信号的端子，有时被称为COUT端子。充电控制端子93与晶体管11的控制电极(例如在MOSFET的情况下是栅极)连接。放电控制端子94是输出禁止二次电池200的放电的信号的端子，有时被称为DOUT端子。放电控制端子94与晶体管12的控制电极(例如在MOSFET的情况下是栅极)连接。电流检测端子95是被输入与流过二次电池200的电流对应的检测电压的端子，有时被称为V－端子。将电流检测端子95经由电阻9连接至负载连接端子6和晶体管11之间的电源路径7。保护电路120为了向存储器60写入参数数据，具备数据端子96、时钟端子97和读写控制电路80。数据端子96和时钟端子97是使用于参数数据的写入的输入端子。数据端子96是能够输入用于输送要写入到存储器60中的参数数据的参数数据信号DAT的端子，时钟端子97是能够输入时钟信号CL的端子。读写控制电路80根据参数数据信号DAT和时钟信号CL控制使存储器60存储的参数数据的写入。此外，读写控制电路80控制写入到存储器60中的参数数据的读出。保护电路120具备数据端子96、时钟端子97以及读写控制电路80，由此例如在保护电路120的模压封装后的出货前检查中，能够将参数数据写入到存储器60中。并且，能够在封装后将参数数据写入到存储器60中，因此能够抑制因封装产生的规格的变动。此外，保护装置110向存储器60写入参数数据，因此也可以具备数据输入端子14和时钟输入端子15。数据输入端子14和时钟输入端子15是使用于参数数据的写入的输入端子。数据输入端子14是能够输入参数数据信号DAT的端子，从保护电路120的外侧与数据端子96连接。时钟输入端子15是能够输入时钟信号CL的端子，从保护电路120的外侧与时钟端子97连接。保护装置110具备数据输入端子14和时钟输入端子15，因此例如在基板上安装了保护电路120和晶体管11、12后的保护装置110的出货前检查中，能够将参数数据写入到存储器60中。并且，能够在基板安装后将参数数据写入到存储器60中，因此能够抑制因基板安装所产生的规格的变动。保护动作电路98具备检测二次电池200的电流或电压的异常的异常检测电路21、根据异常检测电路21的异常检测结果来控制晶体管11、12的接通和断开的逻辑电路44。异常检测电路21例如具备过充电检测电路22、过放电检测电路27、放电过电流检测电路32、充电过电流检测电路35以及短路检测电路38。例如，保护动作电路98进行保护二次电池200免于过充电的动作(过充电保护动作)。例如，过充电检测电路22通过电阻23、24检测电源端子91和接地端子92间的电压来监视二次电池200的电池电压(单元电压)。过充电检测电路22通过检测根据从存储器60读出的阈值电压数据设定的过充电检测电压Vdet1以上的单元电压，作为检测出二次电池200的过充电，输出过充电检出信号。通过基准电压26和比较器25进行过充电检测电压Vdet1以上的单元电压的检测和过充电检出信号的输出。检测出过充电检出信号的逻辑电路44等待根据从存储器60读出的延迟时间数据而设定的过充电检测延迟时间tVdet1的经过后，执行从充电控制端子93输出断开晶体管11的低电平的控制信号的过充电保护动作。通过断开晶体管11，不论晶体管12的接通断开状态，能够防止二次电池200被过充电。逻辑电路44通过断开晶体管46并接通晶体管47来断开晶体管11。另一方面，过充电检测电路22通过检测根据从存储器60读出的阈值电压数据而设定的过充电恢复电压Vrel1以下的单元电压，作为二次电池200从过充电状态恢复到通常状态，输出过充电恢复信号(也可以作为“停止过充电检出信号的输出”)。过充电恢复电压Vrel1低于过充电检测电压Vdet1。检测到过充电恢复信号的逻辑电路44(或者，检测到过充电检出信号的输出的停止的逻辑电路44)从充电控制端子93输出接通晶体管11的高电平的控制信号。通过晶体管11的接通，结束过充电保护动作。逻辑电路44通过接通晶体管46并断开晶体管47来接通晶体管11。写入电压检测电路220例如具有：比较器201，其检测通过电阻23、24监视的输入电压VDD是否高于写入电压的判定用的判定电压VRth。比较器201在检测为输入电压VDD高于判定电压VRth的情况下，输出高电平的检测信号VR，在检测为输入电压VDD在判定电压VRth以下时，输出低电平的检测信号VR。若写入电压检测电路220能够将高于过充电检测电压Vdet1的输入电压VDD确定为写入电压，则写入电压检测电路220的比较器201通过电阻23、24检测出的输入电压VDD的检测值和过充电检测电路22的比较器25通过电阻23、24检测出的输入电压VDD的检测值可以相同也可以不同。调整电阻23、24的电阻值，判定电压VRth的电压值、基准电压26的电压值中的至少某个，使得写入电压检测电路220能够将高于过充电检测电压Vdet1的输入电压VDD确定为写入电压。写入许可电路210例如具有：“与”(AND：逻辑积)门211，其被输入检测信号VR和过充电保护信号VOC。写入许可电路210在检测出检测信号VR和过充电保护信号VOC中的任意电平都为高电平时，将写使能信号WRENABLE的电平从低电平切换为高电平。由此，读写控制电路80能够进行向存储器60的写入。例如，保护动作电路98进行保护二次电池200免于过放电的动作(过放电保护动作)。例如，过放电检测电路27通过电阻28、29检测电源端子91和接地端子92间的电压，来监视二次电池200的电池电压(单元电压)。过放电检测电路27通过检测根据从存储器60读出的阈值电压数据设定的过放电检测电压Vdet2以下的单元电压，作为检测出二次电池200的过放电，输出过放电检出信号。通过基准电压31和比较器30进行过放电检测电压Vdet2以下的单元电压的检测和过放电检出信号的输出。检测出过放电检出信号的逻辑电路44等待根据从存储器60读出的延迟时间数据设定的过放电检测延迟时间tVdet2的经过后，执行从放电控制端子94输出使晶体管12断开的低电平的控制信号的过放电保护动作。通过断开晶体管12，不论晶体管11的接通断开状态，能够防止二次电池200被过放电。逻辑电路44通过断开晶体管48并接通晶体管49来断开晶体管12。另一方面，过放电检测电路27通过检测根据从存储器60读出的阈值电压数据设定的过放电恢复电压Vrel2以上的单元电压，作为二次电池200从放充电状态恢复到通常状态，输出过放电恢复信号(也可以作为“停止过放电检出信号的输出”)。过放电恢复电压Vrel2高于过放电检测电压Vdet2。检测到过放电恢复信号的逻辑电路44(或者，检测到过放电检出信号的输出的停止的逻辑电路44)从放电控制端子94输出接通晶体管12的高电平的控制信号。通过晶体管12的接通，结束过放电保护动作。逻辑电路44通过接通晶体管48并断开晶体管49，来接通晶体管12。例如，保护动作电路98进行保护二次电池200免于放电过电流的动作(放电过电流保护动作)。例如，放电过电流检测电路32通过检测电流检测端子95和接地端子92间的电压，来监视负载连接端子6和单元连接端子4间的电压P－。放电过电流检测电路32通过检测根据从存储器60读出的阈值电压数据设定的放电过电流检测电压Vdet3以上的电压P－，作为流过负载连接端子6的异常电流检测出放电过电流，输出放电过电流检出信号。通过基准电压34和比较器33进行放电过电流检测电压Vdet3以上的电压P－的检测和放电过电流检出信号的输出。检测出放电过电流检出信号的逻辑电路44等待根据从存储器60读出的延迟时间数据设定的放电过电流检测延迟时间tVdet3的经过后，执行从放电控制端子94输出用于断开晶体管12的低电平的控制信号的放电过电流保护动作。通过断开晶体管12，不论晶体管11的接通断开状态，能够防止向对二次电池200进行放电的方向流过过电流。在此，在至少接通了晶体管12的状态下，因流过对二次电池200进行放电的放电电流而电压P－上升是因为发生由晶体管12的接通电阻导致的电压上升。例如，保护动作电路98进行保护二次电池200免于充电过电流的动作(充电过电流保护动作)。例如，充电过电流检测电路35通过检测电流检测端子95和接地端子92间的电压来监视负载连接端子6和单元连接端子4间的电压P－。充电过电流检测电路35通过检测根据从存储器60读出的阈值电压数据设定的充电过电流检测电压Vdet4以下的电压P－，作为流过负载连接端子6的异常电流检测出充电过电流，输出充电过电流检出信号。通过基准电压37和比较器36进行充电过电流检测电压Vdet4以下的电压P－的检测和充电过电流检出信号的输出。检测出充电过电流检出信号的逻辑电路44等待根据从存储部60中读出的延迟时间数据设定的充电过电流检测延迟时间tVdet4的经过后，执行从充电控制端子93输出用于断开晶体管11的低电平的控制信号的充电过电流保护动作。通过断开晶体管11，不论晶体管12的接通断开状态，能够防止向对二次电池200进行充电的方向流过过电流。在此，在至少接通了晶体管11的状态下，因流过对二次电池200进行充电的充电电流而电压P－下降，是因为发生由晶体管11的接通电阻导致的电压下降。例如，保护动作电路98进行保护二次电池200免于短路电流的动作(短路保护动作)。例如，短路检测电路38通过检测电流检测端子95和接地端子92间的电压来监视负载连接端子6和单元连接端子4间的电压P－。短路检测电路38通过检测根据从存储器60读出的阈值电压数据设定的短路检测电压Vshort以上的电压P－，作为检测出负载连接端子5和负载连接端子6间的短路，输出短路检出信号。通过基准电压40和比较器39进行短路检测电压Vshort以上的电压P－的检测和短路检出信号的输出。短路检出信号被输入到延迟电路41后经过短路检测延迟时间tshort后从延迟电路41被输出。短路检测延迟时间tshort是根据从存储器60读出的延迟时间数据设定的时间。经由延迟电路41检测出短路检出信号的逻辑电路44执行从放电控制端子94输出断开晶体管12的低电平的控制信号的短路保护动作。通过断开晶体管12，不论晶体管11的接通断开状态，能够防止向对二次电池200进行放电的方向流过短路电流。保护动作电路98也可以具备将保护电路120的动作模式从通常动作模式经由过放电保护模式切换为待机模式的功能、和从待机模式经由过放电保护模式切换为通常动作模式的功能。逻辑电路44在通常动作模式下，从充电控制端子93输出接通晶体管11的高电平的控制信号，并且，从放电控制端子94输出接通晶体管12的高电平的控制信号。此外，逻辑电路44在通常动作模式下，断开晶体管50和晶体管53双方。过放电保护模式是进行上述的过放电保护动作的模式。逻辑电路44在过放电保护模式下，从放电控制端子94输出断开晶体管12的控制信号，并且接通晶体管50且断开晶体管53。通过晶体管50的接通，将电流检测端子95经由电阻51上拉(pullup)到电源端子91的电源电压。通过将电流检测端子95上拉到电源端子91的电源电压，负载连接端子5和负载连接端子6间的电压大致成为零伏特。因此，能够使与负载连接端子5、6连接的未图示的负载的动作停止，能够抑制从二次电池200向该负载流过的放电电流。此外，逻辑电路44通过在过放电保护模式下检测电流检测端子95和接地端子92间的电压来检测负载连接端子6和单元连接端子4间的电压P－，由此能够判定有无向负载连接端子5、6连接充电器。逻辑电路44在过放电保护模式下检测出比待机阈值电压Vstb高的电压P－的情况下，判定为没有连接充电器，将保护电路120的动作模式从过放电保护模式切换为待机模式。另一方面，逻辑电路44在过放电保护模式下检测出比待机阈值电压Vstb低的电压P－的情况下，判定为连接有充电器，不将保护电路120的动作模式从过电流保护模式切换为待机模式。例如，将待机阈值电压Vstb设定为(VDD－0.9)或1/2×VDD。VDD表示电源端子91的输入电压。通过将保护电路120的动作模式从过放电保护模式转变到待机模式，能够防止过放电状态的二次电池200因保护电路120的消耗电流而进一步被放电。例如，在没有连接充电器的状态下检测出过放电时，几乎在与检出过放电的同时，电流检测端子95被上拉到电源端子91的电源电压，将保护电路120的动作模式切换为待机模式。在待机模式下连接充电器时，将保护电路120的动作模式切换为过放电保护模式，通过充电器对二次电池200进行充电。并且，在通过过放电检测电路27检测出过放电恢复电压Vrel2以上的单元电压的情况下，逻辑电路44从放电控制端子94输出接通晶体管12的控制信号，并且，将晶体管50从接通切换为断开。也就是说，将保护电路120的动作模式切换为通常动作模式。此外，检测出放电过电流检出信号或短路检出信号的逻辑电路44也可以从放电控制端子94输出用于断开晶体管12的低电平的控制信号，并且断开晶体管50且接通晶体管53。通过晶体管53的接通，将电流检测端子95经由电阻52下拉(pulldown)到接地端子92的接地电压。但是，将放电过电流或短路电流所产生的负载连接至负载连接端子5、6，因此电压P－上升至负载连接端子5的电压。并且，通过从负载连接端子5、6卸下放电过电流或短路电流所产生的负载等来消除放电过电流或短路电流的流动时，通过晶体管53的接通，将电压P－下拉到接地端子92的接地电压。由此，逻辑电路44解除放电过电流保护动作或短路保护动作的执行。也就是说，通过设置晶体管53，能够自动从放电过电流保护动作或短路保护动作恢复。上述的过充电检测电压Vdet1或过充电恢复电压Vrel1是用于判定是否需要过充电保护动作的阈值电压的一例。过充电检测电压Vdet1或过充电恢复电压Vrel1的设定用阈值电压数据是预先写入到存储器60中的参数数据的一例，通过读写控制电路80从存储器60读出到过充电检测电路22。对于过放电检测电压Vdet2、过放电恢复电压Vrel2、放电过电流检测电压Vdet3、充电过电流检测电压Vdet4、短路检测电压Vshort、待机阈值电压Vstb的设定用的阈值电压数据，也是同样的。因此，通过改变为了过充电检测电压Vdet1的设定而写入到存储器60中的阈值电压数据的内容，能够将过充电检测电压Vdet1变更为与该内容对应的保护电压值。例如，过充电检测电路22或读写控制电路80具有：阈值电压设定电路，其根据从存储器60读出的过充电检测电压Vdet1的阈值电压数据，变更电阻23的电阻值、电阻24的电阻值、基准电压26的电压值的至少一个，由此将过充电检测电压Vdet1设定为根据过充电检测电压Vdet1的阈值电压数据决定的值。对于过充电恢复电压Vrel1、过放电检测电压Vdet2、过放电恢复电压Vrel2、放电过电流检测电压Vdet3、充电过电流检测电压Vdet4、短路检测电压Vshort、待机阈值电压Vstb，也是同样的。根据从存储器60读出的延迟时间数据，通过振荡器43和计时器42生成上述的过充电检测延迟时间tVdet1。过充电检测延迟时间tVdet1是从通过过充电检测电路22检测出过充电检测电压Vdet1以上的单元电压开始到执行过充电保护动作为止的时间。过充电检测延迟时间tVdet1的设定用延迟时间数据是写入到存储器60中的参数数据的一例，通过读写控制电路80从存储器60读出到逻辑电路44或计时器42。对于过放电检测延迟时间tVdet2、放电过电流检测延迟时间tVdet3、充电过电流检测延迟时间tVdet4、短路检测延迟时间tshort的设定用的延迟时间数据也是相同的。另外，短路检测延迟时间tshort的设定用的延迟时间数据也可以通过读写控制电路80从存储器60读出到延迟电路41中。因此，通过改变为了过充电检测延迟时间tVdet1的设定而写入到存储器60中的延迟时间数据的内容，能够将过充电检测延迟时间tVdet1变更为与该内容对应的时间。例如，逻辑电路44或计时器42具有：延迟时间设定电路，其根据从存储器60读出的过充电检测延迟时间tVdet1的延迟时间数据来变更由计时器42生成的延迟时间，由此将过充电检测延迟时间tVdet1设定为根据过充电检测延迟时间tVdet1的延迟时间数据决定的值。对于过放电检测延迟时间tVdet2、放电过电流检测延迟时间tVdet3、充电过电流检测延迟时间tVdet4、短路检测延迟时间tshort也是相同的。计时器42例如具有串联连接了多个触发器的电路，根据从存储器60读出的延迟时间数据选择各触发器的输出点，由此能够生成多个不同的延迟时间。计时器42按照来自振荡器43的时钟进行动作。另外，延迟电路41也可以具有：延迟时间设定电路，其根据从存储器60读出的短路检测延迟时间tshort的延迟时间数据来变更延迟电路41内的一次延迟电路的时间常数，由此将短路检测延迟时间tshort设定为根据短路检测延迟时间tshort的延迟时间数据决定的值。保护动作电路98也可以根据从存储器60读出的选项选择数据来进行二次电池200的保护动作。决定二次电池200的保护动作的选项功能的选项选择数据是写入到存储器60中的参数数据的一例。通过读写控制电路80从存储器60将选项选择数据读出到逻辑电路44。因此，逻辑电路44可以根据从存储器60读出的选项选择数据的内容，来决定是否选择预定的选项功能。例如，逻辑电路44可以根据从存储器60读出的选项选择数据的内容，来决定将充电许可与否选择电路45设为无效还是设为无效。充电许可与否选择电路45是选择对单元电压低于预定值的二次电池200的充电的许可与否的选项电路的一例。充电许可与否选择电路45通过断开晶体管11来禁止针对二次电池200的充电，通过接通晶体管11来许可针对二次电池200的充电。另外，保护动作电路98的逻辑电路44也可以根据从存储器60读出的选项选择数据，来决定是否选择充电许可与否选择电路45的充电许可与否选择功能以外的其他选项功能。例如，逻辑电路44也可以根据从存储器60读出的选项选择数据，来决定将脉冲充电对应功能设为有效还是无效。图12是表示电池组101的一例的结构图。电池组101具备二次电池200、保护二次电池200的保护装置111。保护装置111具备晶体管11、12、保护电路121。对于与图11的结构和效果相同的图12的结构和效果，引用对图11的结构和效果的上述说明。也可以将向存储器60的参数数据的写入用端子兼用作包含充电控制端子93、放电控制端子94、电流检测端子95的多个保护用端子中的至少一个端子。通过将写入用端子兼用作二次电池200的保护用端子，能够缩小保护电路的面积。在图12的情况下，电流检测端子95不仅能够输入与流入到二次电池200中的电流对应的检测电压，还能够输入参数数据信号DAT，放电控制端子94不仅能够输出用于禁止二次电池200的放电的信号，还能够输入时钟信号CL。电流检测端子95具有检测向电流检测端子95输入的电压的检测部，因此可以将该检测部的一部分用于参数数据信号DAT的检测，能够有效地缩小保护电路的面积。放电控制端子94是比充电控制端子93低耐压的端子，因此即使被放电禁止信号的输出和时钟信号CL的输入兼用，也能够抑制电路规模的增大。另外，在向存储器60的参数数据的写入中兼用的保护用端子并不限定于图示的组合方式，也可以采用其他的组合方式。例如，也可以向充电控制端子93输入参数数据信号DAT，向电流检测端子95输入时钟信号CL。以上，根据实施方式说明了二次电池保护电路、二次电池保护装置以及电池组、数据改写方法，但本发明并不限定于上述实施方式。在本发明的范围内，可以进行与其他实施方式的一部分或全部的组合、置换等各种变形和改良。例如，也可以在电池组以外的其他使用方式中使用二次电池保护电路或电池保护装置。例如，二次电池保护电路或电池保护装置可以不内置于电池组内，而安装在对象产品中。此外，用于将参数数据写入到存储器中的写入方法，并不限定于上述的二线式，也可以是二线式以外(例如，一线式或三线式)。因此，在参数数据的写入中兼用的保护用端子的个数并不限定于两个，也可以是一个或三个。