1.一种电路，其特征在于，包括：
电荷泵电路，所述电荷泵电路耦接在正电源节点与接地节点之间，所述电荷泵电路响应于从时钟发生器输出的多个时钟信号而运行以在负电压输出节点产生负电压；以及
用于所述电荷泵电路的软启动电路，所述软启动电路包括比较电路，所述比较电路被配置成用于在所述电荷泵电路启动期间将电源电压与所述负电压之间的中间电压与下降的斜坡电压进行比较并且响应于所述比较而选择性地启用所述时钟发生器以生成所述多个时钟信号。
2.如权利要求1所述的电路，其特征在于，所述比较电路包括比较器，所述比较器具有被耦接成用于接收所述中间电压的第一输入端和被耦接用于接收所述下降的斜坡电压的第二输入端，所述比较器进一步具有生成使能信号的输出端，其中，所述时钟发生器生成所述多个时钟信号的操作由所述使能信号控制。
3.如权利要求1所述的电路，其特征在于，所述软启动电路进一步包括耦接在用于上升的电源电压的电源节点与所述负电压输出节点之间的电阻式分压器电路，所述电阻式分压器电路具有生成所述中间电压的第一抽头节点。
4.如权利要求3所述的电路，其特征在于，所述电阻式分压器电路进一步具有生成小于所述中间电压的附加中间电压的第二抽头节点，所述软启动电路进一步包括附加比较电路，所述附加比较电路被配置成用于在所述电荷泵电路启动期间将所述附加中间电压与所述下降的斜坡电压进行比较并且响应于所述附加比较而选择性地启用所述电荷泵电路内的驱动晶体管。
5.如权利要求4所述的电路，其特征在于，所述电荷泵电路进一步包括与所述驱动晶体管并联耦接的附加晶体管，所述附加晶体管由所述多个时钟信号中的一个时钟信号驱动，并且仅在被所述附加比较电路选择性地启用时，所述驱动晶体管才由所述多个时钟信号中的所述一个时钟信号驱动。
6.如权利要求5所述的电路，其特征在于，所述附加晶体管比所述驱动晶体管更小。
7.一种电路，其特征在于，包括：
电荷泵电路，所述电荷泵电路耦接在正电源节点与接地节点之间，所述电荷泵电路包括被配置成用于生成多个时钟信号的时钟发生器，所述电荷泵电路响应于所述多个时钟信号，从而在负电压输出节点产生负电压；以及
用于所述电荷泵电路的软启动电路，所述软启动电路运行以在软启动期间引起所述多个时钟信号的脉冲跳跃，每当电源电压与所述负电压之间的由所述软启动电路所感测的中间电压跨越斜坡电压时，发生所述脉冲跳跃。
8.如权利要求7所述的电路，其特征在于，所述软启动电路包括被配置成用于将所述中间电压与所述斜坡电压进行比较并且生成使能信号的比较电路，所述时钟发生器响应于所述使能信号而运行。
9.如权利要求7所述的电路，其特征在于，所述软启动电路进一步包括耦接在用于所述电源电压的电源节点与所述负电压输出节点之间的电阻式分压器电路，所述电阻式分压器电路具有生成所述中间电压的抽头节点。
10.如权利要求7所述的电路，其特征在于，所述电荷泵电路包括：
第一驱动晶体管，所述第一驱动晶体管具有被配置成用于接收所述多个时钟信号中的一个时钟信号的第一控制端子；
第二驱动晶体管，所述第二驱动晶体管与所述第一驱动晶体管并联连接并且具有第二控制端子；
其中，所述软启动电路包括逻辑门，所述逻辑门被配置成用于在软启动周期持续时间内阻止所述多个控制信号中的所述一个控制信号施加于所述第二控制端子并且然后在所述软启动周期结束之后将所述多个控制信号中的所述一个控制信号传递到所述第二控制端子。
11.如权利要求10所述的电路，其特征在于，所述软启动电路进一步包括：
电阻式分压器电路，所述电阻式分压器电路耦接在用于所述电源电压的电源节点与所述负电压输出节点之间，所述电阻式分压器电路具有生成阈值电压的第一抽头节点；以及
比较器电路，所述比较器电路被配置成用于将所述斜坡电压与所述阈值电压进行比较以生成用于施加于所述逻辑门的软启动周期结束信号。
12.如权利要求11所述的电路，其特征在于，所述电阻式分压器电路进一步具有生成所述中间电压的第二抽头节点。
13.如权利要求10所述的电路，其特征在于，所述第一驱动晶体管比所述第二驱动晶体管更小。
14.一种电路，其特征在于，包括：
电荷泵电路，所述电荷泵电路具有负电压输出节点并且包括：
第一CMOS开关电路，所述第一CMOS开关电路耦接在正 电源节点与接地节点之间并且被配置成用于接收第一时钟信号和第二时钟信号并且具有第一输出端；
第二CMOS开关电路，所述第二CMOS开关电路耦接在所述接地节点与所述负电压输出节点之间并且被配置成用于接收第三时钟信号和第四时钟信号并且具有第二输出端；
其中，所述第一输出端和所述第二输出端被配置成用于连接至快速电容器的相反极板；以及
时钟发生器电路，所述时钟发生器电路被配置成用于生成所述第一至第四时钟信号；以及
用于所述电荷泵电路的软启动电路，所述软启动电路包括：
电阻式分压器，所述电阻式分压器具有至少第一抽头节点，所述电阻式分压器耦接在电源电压节点与所述负电压输出节点之间；
斜坡信号发生器，所述斜坡信号发生器被配置成用于生成斜坡信号；以及
第一比较器，所述第一比较器被配置成用于将所述第一抽头节点处的电压与所述斜坡信号的电压进行比较，从而生成第一使能信号，所述第一使能信号被施加以控制所述时钟发生器电路的启用，从而生成所述第一至第四时钟信号。
15.如权利要求14所述的电路，其特征在于，所述电阻式分压器进一步包括第二抽头节点，所述软启动电路进一步包括：
第二比较器，所述第二比较器被配置成用于将所述第二抽头节点处的电压与所述斜坡信号的所述电压进行比较，从而生成第二使能信号，所述第二使能信号被施加以控制所述第一CMOS开关电路内的晶体管的启用。
16.如权利要求15所述的电路，其特征在于，所述第一CMOS开关电路包括：
p沟道MOSFET；以及
n沟道MOSFET；
其中，所述p沟道MOSFET和所述n沟道MOSFET串联连接；并且
其中，所述第二使能信号被配置成用于启用所述n沟道MOSFET的运行。
17.如权利要求16所述的电路，其特征在于，所述软启动电路进一步包括：
附加MOSFET，所述附加MOSFET与所述n沟道MOSFET并联耦接，所述附加MOSFET具有被配置成用于接收所述第一至第四时钟信号中的一个时钟信号的控制端子；并且
其中，所述n沟道MOSFET具有通过所述第二使能信号被选择性地启用以接收所述第一至第四时钟信号中的所述一个时钟信号的控制端子。
18.如权利要求17所述的电路，其特征在于，所述软启动电路进一步包括逻辑门，所述逻辑门具有被配置成用于接收所述第一至第四时钟信号中的所述一个时钟信号的第一输入端、被配置成用于接收所述第二使能信号的第二输入端以及耦接至所述n沟道MOSFET的所述控制端子的输出端。
19.如权利要求18所述的电路，其特征在于，所述逻辑门是与门。
20.如权利要求17所述的电路，其特征在于，所述附加MOSFET比所述n沟道MOSFET更小。