一种集成电路反插检测保护装置的制作方法

本发明涉及集成电路检测技术领域，具体是一种集成电路反插检测保护装置。

背景技术：

在对集成电路进行测试时，有时因1脚标志不明显或操作者不小心会出现电路反方向，即旋转180度插入测试夹具的情况，此时如果通电，常常会造成集成电路永久损坏的严重后果。

如何避免测试时反插造成的集成电路损坏问题，目前还没有技术保障措施，仍需依靠测试操作者小心谨慎来减少反插情况的出现。

技术实现要素：

本发明的目的在于提供一种集成电路反插检测保护装置，该装置能够判断出集成电路在测试时是否反插，并在确认集成电路插接正确后才进行供电，保证集成电路的测试安全。

本发明解决其技术问题所采用的技术方案是：

一种集成电路反插检测保护装置，包括电压采样电路、比较器、基准电压电路、第一开关驱动电路、第二开关驱动电路与第三开关延时驱动电路；电压采样电路用于和集成电路的两个引脚相连，采集两个引脚之间电阻的电压；采集的电压输入比较器的同相输入端，基准电压电路的输出端与比较器的反相输入端相连，比较器的输出端分别与第一开关驱动电路、第二开关驱动电路以及第三开关延时驱动电路相连，第一开关驱动电路为低电平导通、高电平截止，第二开关驱动电路与第三开关延时驱动电路均为高电平导通、低电平截止；第一开关驱动电路的输出端连接有反插指示报警电路，第二开关驱动电路的输出端连接有插接正确指示电路，第三开关延时驱动电路的输出端连接有第一继电器，通过第一继电器的触点控制测试电源与集成电路电源接口的通断。

进一步的，所述装置还包括第二继电器，第二继电器由第二开关驱动电路进行驱动，通过第二继电器的触点实现电压采样电路与集成电路两个引脚的通断；所述装置还包括自锁电路，自锁电路在电压采样电路与集成电路两个引脚通断时，将比较器的输出端保持在高电平。

本发明的有益效果是：集成电路反插时两个引脚之间的电阻阻值大于和集成电路中心点对称分布的另外两个引脚间的电阻阻值，从而使集成电路在正确插接与反插时，电压采样电路会获得不同的电压，利用不同的电压使比较器在集成电路正确插接与反插时分别输出高电平与低电平，利用高电平与低电平驱动不同的开关驱动电路，实现对集成电路是否反插的判断与提示报警；并通过继电器使测试电源与集成电路在反插时断开，在插接正确时通电，保证集成电路的测试安全。

附图说明

下面结合附图和实施例对本发明进一步说明：

图1是本发明的电气原理框图；

图2是本发明的电气原理图。

具体实施方式

如图1所示，本发明提供一种集成电路反插检测保护装置，包括电压采样电路1、比较器N1、基准电压电路2、第一开关驱动电路3、第二开关驱动电路4与第三开关延时驱动电路5；电压采样电路1用于和集成电路U1的两个引脚相连，采集两个引脚之间电阻的电压；采集的电压输入比较器N1的同相输入端，基准电压电路2的输出端与比较器N1的反相输入端相连，比较器N1的输出端分别与第一开关驱动电路3、第二开关驱动电路4以及第三开关延时驱动电路5相连，第一开关驱动电路3为低电平导通、高电平截止，第二开关驱动电路4与第三开关延时驱动电路5均为高电平导通、低电平截止；第一开关驱动电路3的输出端连接有反插指示报警电路6，第二开关驱动电路4的输出端连接有插接正确指示电路7，第三开关延时驱动电路5的输出端连接有第一继电器K1，通过第一继电器K1的触点控制测试电源与集成电路电源接口的通断；所述装置还包括第二继电器K2，第二继电器K2由第二开关驱动电路4进行驱动，通过第二继电器K2的触点实现电压采样电路1与集成电路U1两个引脚的通断；所述装置还包括自锁电路8，自锁电路8在电压采样电路1与集成电路U1两个引脚通断时，将比较器N1的输出端保持在高电平。

下面结合图2具体说明本发明的工作原理，电阻R1的一端连接电源VCC1，另一端连接第二继电器K2的常闭触点后作为连接集成电路U1的接口，电阻R2的一端接地，另一端分别连接比较器N1的同相输入端与第二继电器K2的另一个常闭触点，并作为连接集成电路U1的另一个接口；基准电压电路2包含基准电压芯片N2，基准电压芯片N2的IN端连接电源VCC2，GND端接地，GND端与ADJ端之间连接有可调电阻R12，OUT端与ADJ端之间连接有可调电阻R13，OUT端连接至比较器N1的反相输入端；第一开关驱动电路3包含三极管V4，三极管V4的基极通过电阻R4连接比较器N1的输出端，三极管V4的发射极连接电源VCC3，电阻R5的两端分别与三极管V4的发射极及基极相连；反插指示报警电路6包含发光二极管V2与蜂鸣器BUZ，发光二极管V2的阳极连接三极管V4的集电极，发光二极管V2的阴极通过电阻R6接地，蜂鸣器BUZ的正极连接三极管V4的集电极，蜂鸣器BUZ的负极通过电阻R7接地；第二开关驱动电路4包含三极管V5，三极管V5的基极分别连接电阻R8与电阻R9，电阻R8的另一端与比较器N1的输出端相连，电阻R9的另一端接地，三极管V5的发射极接地；插接正确指示电路7包含发光二极管V3，发光二极管V3的阳极连接电源VCC4，发光二极管V3的阴极通过电阻R11连接三极管V5的集电极；第三开关延时驱动电路5包含三极管V6，三极管V6的基极分别连接电阻R14、R15与电容C1，电阻R14的另一端与比较器N1的输出端相连，电阻R15与电容C1的另一端均接地，三极管V6的发射极接地，三极管V6的集电极串联电阻R16与继电器K1的线圈，继电器K1线圈的另一端连接电源VCC2；继电器K1的一对常开触点作为连接集成电路U1的供电接口，继电器K1的一对公共端分别连接电源VCC与VSS；自锁电路8包含串联的电阻R3与二极管V1，二极管V1的阳极与比较器N1的输出端相连，电阻R3的一端与比较器N1的同相输入端相连。

在使用时，选择集成电路U1的两个引脚m、n，它们之间的电阻为Ri1，m、n关于集成电路U1中心点对称分布的另外两个引脚为p、q，p、q之间的电阻为Ri2，使Ri1＜Ri2；若遇到所选的两个引脚之间的电阻和相对于集成电路中心点对称分布的另外两个引脚之间的电阻相等或非常接近时，因集成电路的引脚很多，完全可以通过选取其它引脚，使引脚间的电阻满足Ri1＜Ri2，且两者阻值大小有较明显的差别。引脚m、n不局限于在集成电路的同一侧，可任意选取，对单列引线的集成电路，可采用同样的方法选取。

当集成电路U1反插于测试夹具上时，继电器K2的一对常闭触点分别与集成电路U1的p、q引脚相连，R1、Ri2与R2串联成回路，由于Ri2 >Ri1，此时比较器N1同相输入端的电压Vf相对于集成电路正确插装时较小，通过调节可调电阻R12与R13，使基准电压芯片N2输出的基准电压Vref>Vf，比较器N1输出低电平，三极管V4导通，发光二极管V2发光，同时蜂鸣器BUZ鸣叫，提醒集成电路U1反插了；与此同时，由于比较器N1输出为低电平，三极管V5截止，发光二极管V3不发光，继电器K2不得电，仍然保持初始状态；三极管V6截止，继电器K1不得电，其常开触点不吸合，电源VCC、VSS不给集成电路U1供电。

当集成电路正确插于测试夹具上时，继电器K2的一对常闭触点分别与集成电路U1的m、n引脚相连，R1、Ri1与R2串联成回路，由于Ri1＜Ri2，此时比较器N1同相输入端的电压Vt相对于集成电路反插时较大，Vref＜Vt，比较器N1输出高电平，三极管V4截止，发光二极管V2不发光，蜂鸣器BUZ也不鸣叫；与此同时，由于比较器N1输出为高电平，三极管V5导通，发光二极管V3发发光，提示集成电路插接正确；继电器K2得电，继电器K2的常闭触点断开，常开触点闭合，使集成电路U1的m、n引脚从本装置接口断开，防止本装置对集成电路测试的影响；由于比较器N1输出为高电平，电容C1的延时作用，三极管V6相对于三极管V5延时导通，继电器K1得电，继电器K1的常开触点闭合、常闭触点断开，使电源VCC与VSS给集成电路U1供电。三极管V6相对于三极管V5延时导通，能够确保给集成电路U1加电时采样电路已经与集成电路断开，以防止采样电路对集成电路测试造成影响。比较器N1输出高电平使二极管V1导通，比较器N1的同相输入端保持在高电平，使比较器N1的输出端维持在高电平，起到自锁的目的，使本装置的电压采样电路在与集成电路断开后，仍然能使比较器N1输出端维持在高电平。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。