一种数字同步整流控制器的制作方法

本实用新型涉及开关电源控制领域，尤其涉及一种数字同步整流控制器。

背景技术：

随着电力电子技术的发展，开关电源广泛应用在各行各业。提高变换效率，实现高功率密度是开关电源的发展方向，对于一个传统的开关电源来说，主要损耗包括三部分：初级开关管的损耗，高频变压器的损耗，次级整流二极管的损耗，而在低压大电流场合，整流管的损耗占据了系统损耗的绝大部分。

减少整流损耗的有效方法是采用同步整流技术：即用低导通电阻的MOS管代替传统的整流二极管。由于采用了同步整流管，就带来了同步整流管的控制问题，目前常用的同步整流控制技术主要包括三种：自驱动技术，外驱动技术，次级检测驱动技术。

自驱动技术不能应用于半桥、全桥等拓扑电路，次级检测技术驱动电路复杂，且需要解决驱动时延问题，目前常用的外驱动技术是采用专门的模拟控制芯片进行驱动，这种方式驱动简单，但不能和其他数字系统结合。

技术实现要素：

为了解决上述技术问题，本实用新型的目的是提供一种兼容性强，且能减少整流损耗的一种数字同步整流控制器。

本实用新型所采取的技术方案是：

一种数字同步整流控制器，包括初级全桥逆变控制系统和次级同步整流控制系统，所述初级全桥逆变控制系统包括DSP控制模块、电压电流采样调理电路、时钟电路、第一复位电路和第一通讯模块，所述次级同步整流控制系统包括CPLD逻辑处理模块、第二复位电路、外围时钟电路、第二通讯模块和过流保护检测电路，所述DSP控制模块分别与时钟电路、第一复位电路和第一通讯模块相连接，所述电压电流采样调理电路的输出端与DSP控制模块的输入端连接，所述DSP控制模块的输出端与CPLD逻辑处理模块的第一输入端连接，所述第二复位电路、外围时钟电路和第二通讯模块均与CPLD逻辑处理模块相连接，所述过流保护检测电路的输出端与CPLD逻辑处理模块的第二输入端连接。

作为本实用新型的进一步改进，所述DSP控制模块包括AD采样模块、PID控制模块、PWM发生模块和故障处理模块，所述电压电流采样调理电路的输出端通过AD采样模块进而连接至PID控制模块的输入端，所述PID控制模块的输出端通过PWM发生模块进而与CPLD逻辑处理模块的第一输入端连接，所述故障处理模块、时钟电路、第一复位电路和第一通讯模块均与PID控制模块相连接。

作为本实用新型的进一步改进，所述CPLD逻辑处理模块包括有次级同步整流逻辑电路和过流保护逻辑电路，所述PWM发生模块的输出端与次级同步整流逻辑电路的第一输入端连接，所述过流保护检测电路的输出端与过流保护逻辑电路的输入端连接，所述过流保护逻辑电路的输出端与次级同步整流逻辑电路的第二输入端连接。

作为本实用新型的进一步改进，所述次级同步整流逻辑电路的输出端连接有隔离驱动电路。

作为本实用新型的进一步改进，所述第一通讯模块和第二通讯模块均为JTAG接口电路。

本实用新型的有益效果是：

本实用新型一种数字同步整流控制器通过次级同步整流控制系统中的CPLD逻辑处理模块采用简单的逻辑电路即可实现次级同步整流控制，能有效减少电源系统的整流损耗。而且本实用新型的次级同步整流控制系统中利用过流保护检测电路能实现过流保护功能，能够有效保护电源系统不会因为过流而损坏。本实用新型整个系统采用数字控制，兼容性强，调试方便。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是本实用新型一种数字同步整流控制器的原理方框图；

图2是本实用新型一种数字同步整流控制器实施例应用主电路的电路原理图；

图3是本实用新型一种数字同步整流控制器的控制时序图；

图4是本实用新型一种数字同步整流控制器实施例中次级同步整流逻辑电路的逻辑电路图。

具体实施方式

参考图1，本实用新型一种数字同步整流控制器，包括初级全桥逆变控制系统和次级同步整流控制系统，所述初级全桥逆变控制系统包括DSP控制模块、电压电流采样调理电路、时钟电路、第一复位电路和第一通讯模块，所述次级同步整流控制系统包括CPLD逻辑处理模块、第二复位电路、外围时钟电路、第二通讯模块和过流保护检测电路，所述DSP控制模块分别与时钟电路、第一复位电路和第一通讯模块相连接，所述电压电流采样调理电路的输出端与DSP控制模块的输入端连接，所述DSP控制模块的输出端与CPLD逻辑处理模块的第一输入端连接，所述第二复位电路、外围时钟电路和第二通讯模块均与CPLD逻辑处理模块相连接，所述过流保护检测电路的输出端与CPLD逻辑处理模块的第二输入端连接。

优选的，本实用新型中初级全桥逆变控制系统产生初级全桥控制电路波形，次级同步整流控制系统把初级信号做合理的逻辑运算后得到次级同步整流控制信号。本实用新型整个控制系统采用数字控制芯片实现，兼容性强，一套硬件控制控制方案可适用于多种主电路拓扑，不仅适用于采用全波整流的主电路，对于采用全桥整流，倍流整流的主电路一样适用。

进一步作为优选的实施方式，所述DSP控制模块包括AD采样模块、PID控制模块、PWM发生模块和故障处理模块，所述电压电流采样调理电路的输出端通过AD采样模块进而连接至PID控制模块的输入端，所述PID控制模块的输出端通过PWM发生模块进而与CPLD逻辑处理模块的第一输入端连接，所述故障处理模块、时钟电路、第一复位电路和第一通讯模块均与PID控制模块相连接。

进一步作为优选的实施方式，所述CPLD逻辑处理模块包括有次级同步整流逻辑电路和过流保护逻辑电路，所述PWM发生模块的输出端与次级同步整流逻辑电路的第一输入端连接，所述过流保护检测电路的输出端与过流保护逻辑电路的输入端连接，所述过流保护逻辑电路的输出端与次级同步整流逻辑电路的第二输入端连接。

优选的所述次级同步整流逻辑电路的控制波形是由初级控制波形做合理的逻辑运算得到，其中的逻辑运算电路由低延迟CPLD器件完成，延迟小，速度快。所述的过流保护逻辑电路也是由逻辑器件CPLD实现的，把过流保护信号与驱动信号作逻辑运算后，使系统过流时封锁驱动输出。而且次级同步整流逻辑电路和过流保护逻辑电路通过编程就能需改，要实现不同的功能，需改逻辑电路就行，调试方便。

进一步作为优选的实施方式，所述次级同步整流逻辑电路的输出端连接有隔离驱动电路。

进一步作为优选的实施方式，所述第一通讯模块和第二通讯模块均为JTAG接口电路。

参考图2，本实施例中，所述时钟电路给DSP控制模块提供一个时间信号，第一复位电路给DSP控制模块提供复位信号，电压电流采样调理电路把主电路输出的电压电流信号调理后变成DSP控制模块的引脚可以采样的低电压信号，第一通讯模块用来实现DSP控制模块和辅助设计软件的通信。所述AD采样模块把主电路的模拟信号转换成PID控制模块能够处理的数字信号，PID控制模块把采样到的数字信号经过处理后得到一个控制量并送给PWM发生模块，PWM发生模块根据此控制量得到初级开关管的驱动信号，故障处理模块根据获得的故障信号，控制整个初级全桥逆变控制系统是否运行。过流保护检测电路通过采集应用主电路的电流，与预设值进行比较，当主电路电流高于预设值后输出一个高电平信号给CPLD逻辑处理模块。次级同步整流逻辑电路把初级控制信号做一定的逻辑运算后得到次级整流控制信号，对应于全桥全波主电路，逻辑运算思路是：当次级绕组电压为上正下负时，开通上整流MOS管，当次级绕组电压为上负下正时，开通下整流管，当初级没有能量输出到次级时，开通所有的整流管进行续流。过流保护逻辑电路把过流保护信号与驱动信号做逻辑运算后实现过流保护，实现思路是：当保护信号为高电平时，把所有驱动信号置低电平，保护信号为高电平时，驱动信号不受影响。通过这种控制策略，整个数字控制系统就能产生合理的初级控制时序和次级整流时序，实现系统同步整流控制。

本实施例中，应用的主电路为全桥全波电路，整个主电路由三相输入整流滤波电路，初级全桥逆变电路，高频变压器，次级同步整流电路，输出LC滤波电路组成。为了输出大电流，次级同步整流管采用MOS管多管并联的结构，为了防止体二极管导通，采用MOS管反串联的结构。图2中，K1、K2、K3、K4代表初级全桥开关管，K5、K6、K7、K8代表次级整流开关管。A、B、C、D分别代表K1、K3、K4、K2管控制信号，E地表K5、K6管控制信号，F代表K7、K8管控制信号。

参考图3，本实用新型的控制时序是：初级全桥逆变控制系统产生移相全桥控制信号，次级同步整流控制系统把初级信号做一定的逻辑运算后的到次级同步整流MOS管的控制信号，逻辑运算的思路是：当初级K1、K4管开通时，次级开通K5、K6管，当初级开通K2、K3管时，次级开通K6、K7管，其他情况下次级所有管都开通续流。且初次级控制信号都应该留有一定的死区时间。

参考图4，根据图3所示的控制时序，经过化简，并考虑死区时间，得到了次级同步整流逻辑电路的控制逻辑，其逻辑为：上管逻辑电路E=(A’C’D+A’BC’)’，下管逻辑电路：F=(AB’D’+B’CD’)’。

从上述内容可知，本实用新型一种数字同步整流控制器通过次级同步整流控制系统中的CPLD逻辑处理模块采用简单的逻辑电路即可实现次级同步整流控制，能有效减少电源系统的整流损耗。而且本实用新型的次级同步整流控制系统中利用过流保护检测电路能实现过流保护功能，能够有效保护电源系统不会因为过流而损坏。本实用新型整个系统采用数字控制，兼容性强，调试方便。

以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。