一种驱动脉冲电路以及交流斩波电路的制作方法

本实用新型涉及电力电子技术领域，特别是涉及一种驱动脉冲电路以及交流斩波电路。

背景技术：

交流斩波调压技术作为一种高性能交流调压技术，广泛应用于实现市电调压变化。一般的交流斩波电路包括斩波开关组件、斩波和续流控制装置、续流开关组件、滤波电感、滤波电容以及负载。由于感抗的作用，滤波电感、滤波电容在斩波开关组件每次导通后关断会形成感应电流，需要给感应电流提供继续流通的通路，即要在斩波开关组件的电路上并联承担感应电流继续流通的续流开关组件，控制续流开关组件的导通与关断的电压信号由续流控制装置产生，开关组件的通常是通过脉冲信号来实现的。

现有技术中，脉冲信号的产生与驱动往往通过数字信号处理(DSP)芯片来控制，但是，DSP芯片价格昂贵，使得整个交流斩波电路的技术成本增加，限制了交流斩波电路的运用范围。

技术实现要素：

本实用新型实施例的目的是提供一种驱动脉冲电路以及交流斩波电路，以降低交流斩波主电路的成本。

为解决上述技术问题，本实用新型实施例提供以下技术方案：

本实用新型实施例提供了一种驱动脉冲电路，应用于交流斩波电路，包括：

同步信号产生模块、死区产生模块以及脉冲驱动模块；

其中，所述同步信号产生模块的第一输入端连接同步输入源，第二输入端连接所述交流斩波电路的输入源，两个输出端分别与所述死区产生模块的两个输入端相连；

所述脉冲驱动模块包括两个相同结构的子模块，所述子模块包括第一与非门、第二与非门、第一驱动电路、第二驱动电路、第一电阻、第二电阻以及第三电阻；所述第一与非门的第一输入端用于输入PWM信号，且与所述第一电阻的一端相连，输出端与所述第一驱动电路的光耦的负极相连，所述第一电阻的另一端接地；所述第二与非门的两个输入端与所述第一与非门的第二输入端、所述死区产生模块的输出端相连，输出端与所述第二驱动电路的光耦的负极相连；所述第二电阻的一端与所述第一驱动电路的光耦的正极相连，另一端与第一电源相连；所述第三电阻的一端与所述第二驱动电路的光耦的正极相连，另一端与所述第一电源相连。

可选的，所述死区产生模块包括：

两个相同结构的子模块，所述子模块包括第四电阻、第五电阻、第六电阻以及第一运放；所述第一运放的正极输入端与所述同步信号产生模块的一个输入端相连，负极输入端与所述第四电阻的一端、所述第五电阻的一端相连，输出端与所述第六电阻的一端相连；所述第四电阻的另一端与所述第一电源相连；所述第五电阻的另一端接地；所述第六电阻的另一端与所述第一电源相连。

可选的，所述同步信号产生模块包括第一子模块以及第二子模块；

所述第一子模块包括第一二极管、第一电容、第一光耦、第七电阻以及第八电阻；所述第七电阻的一端与所述同步输入源相连，另一端与所述第一二极管的阴极、所述第一光耦的正极输入端相连；所述第八电阻与所述第一电容并联，公共端的一端接地，另一端与所述第一光耦的发射极输出端相连，并与所述死区产生模块的输入端相连；所述第一光耦的集电极输出端与第二电源相连，负极输入端与所述第一二极管的阳极相连，且与所述第二子模块的第二二极管的阳极、第二光耦的负极输入端相连；

所述第二子模块包括所述第二二极管、第二电容、所述第二光耦以及第九电阻，所述第二二极管的阴极与所述交流斩波电路的输入源相连；所述第九电阻与所述第二电容并联，公共端的一端接地，另一端与所述第二光耦的发射极输出端相连，并与所述死区产生模块的输入端相连；所述第二光耦的集电极输出端与所述第二电源相连。

可选的，所述第一电源为VCC电源，所述第二电源为VP电源。

本实用新型实施例还提供了一种交流斩波电路，包括：

开关管以及如上任意一项所述的驱动脉冲电路。

可选的，所述开关管为四个，各自分别与所述驱动脉冲电路中的驱动电路相连。

本实用新型实施例提供了一种驱动脉冲电路，包括同步信号产生模块、死区产生模块以及脉冲驱动模块。同步信号产生模块的输入端分别连接同步输入源以及交流斩波电路的输入源，两个输出端分别与死区产生模块的两个输入端相连；脉冲驱动模块包括两个相同结构的子模块，每个子模块包括两个与非门、两个驱动电路以及三个电阻。与非门的一端用于输入PWM信号，另外三个输入端与死区产生模块的输出端相连，输出端分别与驱动电路的光耦的负极相连，驱动电路的光耦的正极与电阻的一端相连，两个电阻的另一端接电源，第三个电阻的一端连接与非门的输入端，一端接地。

本实用新型提供的技术方案优点在于，通过设计的驱动脉冲电路代替了传统的DSP芯片应用于交流斩波电路，降低了整个交流斩波电路的生产成本以及用户的使用成本；在驱动脉冲与强电之间均采用了光耦隔离，提高了整个电路的安全性以及可靠性；在同步电压信号或PWM信号丢失时驱动脉冲电路的输出为低，有利于提高电路的故障冗余性，采用与非门与上拉电阻，使得PWM信号只在高电平有效，提高了整个电路的工作效率；通过设计死区产生模块从而避免了传统斩波开关管与续流开关管上下短路的问题，进一步的提高了电路的安全性以及稳定性。

此外，本实用新型还提供了包含上述驱动脉冲电路的交流斩波电路，所述交流斩波电路具有相应的优点。

附图说明

为了更清楚的说明本实用新型实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的驱动脉冲电路的一种具体实施方式的结构示意图；

图2为本实用新型实施例提供的脉冲驱动模块的一种具体实施方式的结构示意图；

图3为本实用新型实施例提供的驱动脉冲电路的另一种具体实施方式的结构示意图；

图4为本实用新型实施例提供的死区产生模块的一种具体实施方式的结构示意图；

图5为本实用新型实施例提供的驱动脉冲电路的再一种具体实施方式的结构示意图；

图6为本实用新型实施例提供的同步信号产生模块的一种具体实施方式的结构示意图；

图7为本实用新型实施例提供的交流斩波电路的一种具体实施方式的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。

首先请参见图1，图1为本实用新型实施例提供的驱动脉冲电路的在一种具体实施方式下的结构示意图，在本实用新型实施例，驱动脉冲电路例如可应用于交流斩波电路，具体的可包括以下内容：

同步信号产生模块101、死区产生模块102以及脉冲驱动模块103。

同步信号产生模块101的第一输入端连接同步输入源，第二输入端连接交流斩波电路的输入源，用于产生同步信号，实现工频同步。

由于开关管存在一定开通与关断时间，死区产生模块102用于设置正负半周的死区时间。死区产生模块102的两个输入端相连分别与同步信号产生模块101两个输出端相连。

脉冲驱动模块103包括两个相同结构的子模块，子模块的结构示意图请参阅图2所示，每一个子模块包括两个与非门、两个驱动电路、三个电阻，其中一个电阻为上拉电阻。

具体的，以其中一个子模块为例，阐述具体结构以及连接关系。第一子模块1031包括第一与非门U₁、第二与非门U₂、第一驱动电路Q₁、第二驱动电路Q₂、第一电阻R₁、第二电阻R₂以及第三电阻R₃。

第一与非门U₁的第一输入端与第一电阻R₁的一端相连，且用于输入PWM信号，U₁输出端与第一驱动电路Q₁的光耦的负极相连，第一电阻R₁的另一端接地，R₁作为上拉电阻。

第二与非门U₂的两个输入端与第一与非门U₁的第二输入端、死区产生模块的一个输出端相连，U₂的输出端与第二驱动电路Q₂的光耦的负极相连。

第二电阻R₂的一端与第一驱动电路Q₁的光耦的正极相连，另一端与第一电源相连；第三电阻R₃的一端与第二驱动电路Q₂的光耦的正极相连，另一端与第一电源相连。其中，第一电源为VCC电源，当然，也可采取其他电源。

脉冲驱动模块103的第二子模块1032包括第三与非门U₃、第四与非门U₄、第三驱动电路Q₃、第四驱动电路Q₄、以及三个电阻。具体的接连关系与第一子模块1031的连接关系一样，此处就不在赘述。

在本实用新型实施例中，各个电阻的型号、阻值，各个与非门的型号，各个驱动电路的类型都不限定，本领域技术人员可根据具体实际情况进行选取，本申请对此不作任何限定。

本实用新型提供的技术方案中，通过设计的驱动脉冲电路代替了传统的DSP芯片应用于交流斩波电路，降低了整个交流斩波电路的生产成本以及用户的使用成本；在驱动脉冲与强电之间均采用了光耦隔离，提高了整个电路的安全性以及可靠性；在同步电压信号或PWM信号丢失时驱动脉冲电路的输出为低，有利于提高电路的故障冗余性，采用与非门与上拉电阻，使得PWM信号只在高电平有效，提高了整个电路的工作效率；通过设计死区产生模块从而避免了传统斩波开关管与续流开关管上下短路的问题，进一步的提高了电路的安全性以及稳定性。

在整个斩波电路中，由于感抗的作用，滤波电感、滤波电容在斩波开关组件每次导通后关断会形成感应电流，需要给感应电流提供继续流通的通路，续流最好的效果是在续流开始时刻与斩波电流关断时刻之间没有时间间隔。但是，一般采用非门进行脉冲互补，即在斩波开关管关断后，续流开关管才导通。由于开关管存在一定的开通与关断时间，所以续流效果受到一定的影响，使得整个电路的运行效率降低，而正负半周之间设置死区时间，往往容易被忽略，导致存在斩波开关管与续流开关管上下短路的危险。

鉴于此，针对上述实施例，本申请还提供了另外一个实施例，该实施例的结构示意图请参阅图3所示，具体的可包括：

两个相同结构的子模块1021以及1022，所述子模块的结构示意图请参阅图4所示，在每个子模块中，都包括一个运放以及三个电阻。

以其中一个子模块为例阐述各个器件间的连接关系，子模块可包括第四电阻R₄、第五电阻R₅、第六电阻R₆以及第一运放LM₁。第一运放LM₁的正极输入端与同步信号产生模块101的一个输入端相连，LM₁负极输入端与第四电阻R₄的一端、第五电阻R₅的一端相连，LM₁输出端与第六电阻R₆的一端相连；第四电阻R₄的另一端与第一电源相连；第五电阻R₅的另一端接地；第六电阻R₆的另一端与第一电源相连。其中，第一电源可为VCC电源，当然，也可为其他电源。

通过对正负半周的死区时间的设置，避免了斩波开关管与续流开关管对地短路的风险，进一步的提升了电路的可靠性以及稳定性。

传统的同步信号产生模块101通常使用电子变压器将220V工频降压，再通过运放进行比较然后输出同步信号，由于增加了电子变压器，导致整个电路的生产成本增加，用户的使用成本也相应增加，且整个电路的体积增加。

因此，本申请还提供了另外一个实施例，该实施例的结构示意图请参阅图5所示，本实施例基于上述实施例，在本实施例中的同步信号产生模块101的结构示意图请参阅图6所示，具体的可包括：

包括第一子模块1011以及第二子模块1012；

第一子模块1011包括第一二极管D₁、第一电容C₁、第一光耦IC₁、第七电阻R₇以及第八电阻R₈。第七电阻R₇的一端与同步输入源相连，另一端与第一二极管D₁的阴极、第一光耦IC₁的正极输入端相连；第八电阻R₈与第一电容C₁并联，二者的公共端的一端接地，另一端与第一光耦IC₁的发射极输出端相连，并与死区产生模块的输入端相连；第一光耦IC₁的集电极输出端与第二电源相连，IC₁负极输入端与第一二极管D₁的阳极相连，且与第二子模块1012的第二二极管D₂的阳极、第二光耦IC₂的负极输入端相连。

所述第二子模块包括第二二极管D₂、第二电容C₂、第二光耦IC₂以及第九电阻R₉。第二二极管D₂的阴极与交流斩波电路的输入源相连；第九电阻R₉与第二电容C₂并联，二者的公共端的一端接地，另一端与第二光耦IC₂的发射极输出端相连，并与死区产生模块的另外一个输入端相连；第二光耦IC₂的集电极输出端与第二电源相连。其中，第二电源可为VP电源，当然，也可选取其他电源。

通过设计的电路代替传统的电子变压器，一定程度上减轻了整个电路的重量，较小了电路的空间体积，且降低了电路的生产成本以及用户使用成本。

本实用新型实施例还针对驱动脉冲电路提供了相应的应用电路，进一步使得所述电路更具有实用性。下面对本实用新型实施例提供的交流斩波电路进行介绍，下文描述的交流斩波电路与上文描述的驱动脉冲电路可相互对应参照。

请参阅图7，图7为本实用新型实施例提供的交流斩波电路的一种具体实施方式的结构示意图，具体的可包括：

开关管以及驱动脉冲电路。

开关管为四个，各自分别与驱动脉冲电路的脉冲驱动模块中的驱动电路相连，具体的，第一驱动电路Q₁与开关管K₁相连，第二驱动电路Q₂与开关管K₄相连，第三驱动电路Q₃与开关管K₂相连、第四驱动电路Q₄与开关管K₂相连。

需要说明的是，在斩波电路中还包括二极管、滤波电感、滤波电容、电阻以及耦合线圈，具体的连接关系可参阅图7所示，此处就不再赘述。

本实用新型实施例所述脉冲驱动模块的各功能模块的功能可根据上述实施例中各模块的具体实现，其具体实现过程可以参照上述实施例的相关描述，此处不再赘述。

由上可知，本实用新型实施例通过设计的驱动脉冲电路代替了传统的DSP芯片应用于交流斩波电路，降低了整个交流斩波电路的生产成本以及用户的使用成本；在驱动脉冲与强电之间均采用了光耦隔离，提高了整个电路的安全性以及可靠性；在同步电压信号或PWM信号丢失时驱动脉冲电路的输出为低，有利于提高电路的故障冗余性，采用与非门与上拉电阻，使得PWM信号只在高电平有效，提高了整个电路的工作效率；通过设计死区产生模块从而避免了传统斩波开关管与续流开关管上下短路的问题，进一步的提高了电路的安全性以及稳定性。

以图5以及图7为例，阐述整个电路的原理，同步输入源为L，交流斩波电路输入源为N。

同步输入源L与交流斩波电路输入源N，为交流正弦波。正半周时通过限流电阻R₇，IC₁，D₂驱动光耦IC₁的输入端导通，经输出端R₈及C₁产生同步信号，LM₁正极输入端在输入正弦波的正半周时输入为高电平，负半周时为低电平。经电阻R₅后将电压抬升，LM₁输出为方波但有一定的死区。同样在负半周时通过限流电阻R₇，D1驱动光耦IC2的输入端导通，经输出端R₉及C₂产生同步信号，LM₂正极输入端在输入正弦波的正半周时输入为高电平，负半周时为低电平。经电阻R₁₀后将电压抬升，LM₂输出为方波但有一定的死区。这样就避免了正负半周交替时产生的短路风险。

与非门U₂输入信号为整个正半周的有一定死区的方波信号，使得驱动电路Q₂一直处于工作状态，开关管K₄正半周工作于无时差的续流。同样与非门U₄输入信号为整个负半周的有一定死区的方波信号，使得驱动电路Q₄一直处于工作状态，开关管K₃负半周工作于无时差的续流。

与非门U₁输入一端为整个正半周的有一定死区的方波信号，另一端为PWM信号。信号相与之后，Q₁工作于PWM信号的高电平，实现开关管K₁正半周的斩波。同样与非门U₃输入一端为整个负半周的有一定死区的方波信号，另一端为PWM信号。信号相与之后，Q₄工作于PWM信号的高电平，实现开关管K₂负半周的斩波。

当同步输入电源或PWM信号丢失时，U₁～U₄与非门输出为正，Q₁～Q₄驱动电路不工作，可靠地保护了交流斩波主电路。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上对本实用新型所提供的一种驱动脉冲电路以及交流斩波电路进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。