一种电路互锁装置的制作方法

本实用新型涉及变频器过流保护电路技术领域，具体为一种变频器功率元件的互锁电路装置。

背景技术：

目前，低压变频器的硬件设计中常采用IGBT作为通用的功率元件，IGBT为绝缘栅双极型晶体管芯片，其与二极管芯片通过特定的电路桥接封装可形成IGBT模块并应用于低压变频器中。低压变频器的功率模块内部一般包括如图2所示的3组上下对称的IGBT管，在时序控制时，上下臂对称的IGBT不能同时高电平，并且一般时序控制有个同时为低电平的时间，统称死区时间，该死区时间保证电流不会从上臂直接流经下臂。但是CPU产生的PWM信号传输到IGBT的过程中，极易产生PWM信号被干扰，或在驱动和放大过程中，驱动线易松动脱落的情况，并且易导致上下臂信号死区时间保护无效，开关导通短路，IGBT发生内部损坏的问题。并且现有技术中死区时间的设置需要外搭很多线路来完成，由于线路较多，信号在传输过程中不仅耗时，而且功率消耗大，大大增加了设计成本。

技术实现要素：

针对现有技术中存在的上下臂信号死区时间保护无效导致IGBT易发生损坏、功率消耗大，设计成本高等问题，本实用新型提供了一种变频器功率元件的互锁电路装置，其电路设计合理，无需外搭线路即可保护死区时间，集成度高且功率消耗低，同时可避免IGBT上下短路而发生内部损坏的问题，大大降低设计成本。

一种变频器功率元件的互锁电路装置，其包括三极管T1、T2，所述三极管T1、T2的集电极与发射极之间分别通过所述二极管D1、D2连接，其特征在于，所述三极管T1的基极分别连接CPU装置的上臂输出端口1、或门H的一个输入端口4，所述三极管T2的基极分别连接所述CPU装置的下臂输出端口2、或门H的另一个输入端口5，所述或门H的输出端口6连接所述CPU装置的控制端口3，所述三极管T1的集电极连接电压源Vcc、二极管D1一端，所述三极管T1的发射极连接所述二极管D1的另一端、输出端口Uo，所述三极管T2的集电极连接二极管D2一端、输出端口Uo，所述三极管T2的发射极连接所述二极管D2的另一端后接地。

其进一步特征在于，所述CPU装置与所述三极管T1、T2之间通过双绞线和公母端子连接。

采用本实用新型的上述结构，或门H实现了上臂与下臂之间的互锁，无需外搭线路即可保护死区时间，大大提高了线路集成度，同时使功率消耗大大降低，或门H的设置可保证死区时间内电流不会从上臂直接流经下臂，从而避免了IGBT上下短路而发生内部损坏的问题，大大降低了设计成本。

附图说明

图1为本实用新型的电路连接原理图；

图2为现有技术中的一个IGBT管电路连接原理图。

具体实施方式

如图1所示，一种变频器功率元件的互锁电路装置，其包括三极管T1、T2，三极管T1、T2的集电极与发射极之间分别通过二极管D1、D2连接，其特征在于，三极管T1的基极分别连接CPU装置的上臂输出端口1、或门H的一个输入端口4，三极管T2的基极分别连接CPU装置的下臂输出端口2、或门H的另一个输入端口5，或门H的输出端口6连接CPU装置的控制端口3，三极管T1的集电极连接电压源Vcc、二极管D1一端，三极管T1的发射极连接二极管D1的另一端、输出端口Uo，三极管T2的集电极连接二极管D2一端、输出端口Uo，三极管T2的发射极连接二极管D2的另一端后接地。CPU装置与三极管T1、T2之间通过双绞线和公母端子连接。

其具体工作原理如下所述：当上臂输出端口1输出高电平，下臂输出端口2输出低电平，或门H的输出端口6输出高电平到CPU装置，CPU装置正常工作；当上臂输出端口1输出高电平，下臂输出端口2输出高电平，或门H的输出端口6输出高电平到CPU装置，CPU装置正常工作；当上臂输出端口1输出低电平，下臂输出端口2输出高电平，或门H的输出端口6输出高电平到CPU装置，CPU装置正常工作；当上臂输出端口1输出低电平，下臂输出端口2输出低电平，或门H的输出端口6输出低电平到CPU装置，CPU装置停止工作；由于上下臂信号互锁原理，保证信号不会同时发生低电平，IGBT不会同时输出低电平造成上下短路而发生内部损坏。