一种快速升压电荷泵电路的制作方法

本实用新型涉及一种电荷泵，尤其涉及一种快速升压电荷泵电路。
背景技术：
：如图3所示的一种传统电荷泵升压电路，由参考电压输出模块、振荡器、比较器、Dickson电荷泵等电路模块构成反馈环路，实现DC-DC的转换。该电路升压较慢，不能满足高速擦写的需要。同时，在电源剧烈波动或受到强烈干扰等极端情况下，电荷泵输出过冲电压很大，容易造成比较器永久性损坏；反馈比较电路采用电阻分压，功耗或者占用芯片面积大，且电阻比例不易精确控制。对于EEPROM来说，电荷泵升压速度慢，可能造成数据丢失或误传，不能实现高速数据的擦写。技术实现要素：本实用新型的目的在于克服现有技术存在的以上问题，提供一种快速升压电荷泵电路，这种快速升压电荷泵电路的升压速度更快，执行效率更高。为实现本实用新型的目的我们提供的方案为：一种快速升压电荷泵电路，包括有参考电压模块、振荡器模块、电荷泵模块和反馈比较电路模块，所述电荷泵模块经所述反馈比较电路模块与振荡器模块相连，其特征在于：还包括升压电路模块，所述参考电压模块和振荡器模块的输出端均与该升压电路模块的输入端相连，而该升压电路模块的输出端则与电荷泵模块的输入端相连，所述参考电压模块用于输出基准电压V1，而振荡器模块用于产生两个振幅为V1、占空比为50%的反相时钟信号CLK1和CLK2，所述升压电路模块用于将所述基准电压V1和占空比为50%的反相时钟信号CLK1和CLK2的振幅加倍，快速输出基准电压为V2和占空比为50%两个的反相时钟信号CLK3和CLK4给电荷泵模块，其中V2=2V1。进一步地，本实用新型中所述升压电路模块包括倍压电路模块和电平转换电路模块，所述倍压电路模块的电压输出端分成两路，一路接入电荷泵模块的电压输入端，另一路接入所述电平转换电路模块的电压输入端；所述参考电压模块的输出端与所述倍压电路模块的电压输入端相连，而振荡器模块的两个反相时钟信号输出端中的一个与倍压电路模块的其中一个反相时钟信号输入端相连，另一个则分成两路，一路与所述倍压电路模块的另一反相时钟信号输入端相连，另一路则与所述电平转换电路模块的反相时钟信号输入端相连，而电平转换电路模块的两个反相时钟信号输出端则分别与电荷泵模块的两个反相时钟信号输入端相连。更进一步地，本实用新型中所述升压电路模块还包括分别接入所述倍压电路模块的所述两个时钟信号输入端的两个NMOS晶体管N1、N2，而所述电荷泵模块的输出端则连接有另一NMOS晶体管N7，所述三个NMOS晶体管N1、N2和N7均藉由使能信号EN1控制开关，用于快速将其中一个NMOS晶体管N1接入点B的电位升为V1，而另一NMOS晶体管N2的接入点C和电荷泵模块的输出电位Vout快速放电到零电位，以减少Vout高低电平的转换时间。进一步的，本实用新型中所述反馈比较电路包括比较器模块和分压采样组件，所述电荷泵模块的输出端通过分压采样组件与比较器模块的输入端相连，而比较器模块的输出端则与振荡器模块的使能信号输入端相连；所述分压采样组件通过两个电容C3、C4分压采样与参考电压Vref比较，产生使能控制电压V3控制振荡器模块是否振荡，从而使电荷泵模块产生稳定的输出高压。更进一步的，本实用新型中所述分压采样组件中两个电容C3、C4与比较器模块的连接点A与基准电源VDD之间接有一PMOS晶体管构成保护二极管，确保比较器安全工作，不被击穿。需要说明本实用新型中的使能控制信号EN1是该电荷泵电路实际应用的外部电路（例如EEPROM工作电路）所给出的控制信号，以EEPROM为例，其内部芯片根据擦写信息所决定输出高或低电平信号，该信号即使能控制信号EN1。采用本实用新型技术方案的优点如下：本电路主要从以下三个方面提高电荷泵电路升压速度，首先将电荷泵模块待升压的参考电压倍压，其次将电荷泵模块升压时钟信号CLK1和CLK2的振幅加倍，最后通过使能EN1控制，设置B、C点的初始电位，减少了倍压时间，从而达到快速升压的效果，进一步提高了电路执行效率。此外还有如下优点：1、置有独立的快速升压电路，这种快速升压电路通过独特设计，其在倍压电路和电平转换电路的基础上增加了三个NMOS晶体管，通过使能信号EN1控制N1、N2、N7的开关，快速放电到零电位，快速预置升压电路的初始状态，保证倍压电路模块立刻使输出参考电压加倍，减少了高低电平的转换时间，确保EEPROM正常工作。2、采用低功耗、高精度的输出电压监控电路和保护电路，其反馈比较电路中增加了PMOS保护二极管P7，确保比较器安全工作，不被击穿。本实用新型的目的、优点和特点，将通过下面优先实施例的非限制性说明进行图示和解释，这些实施例是参照附图仅作为例子给出的。附图说明图1是本实用新型快速升压式电荷泵电路的框图构造示意图；图2是本实用新型快速升压式电荷泵电路的详细构造示意图；图3是现有的电荷泵电路框图构造示意图。图中标记的含义如下：1参考电压模块2升压电路模块3电荷泵模块4比较器模块5振荡器模块具体实施方式如图1、图2所示的一种快速升压电荷泵电路，包括有参考电压模块1、振荡器模块5、电荷泵模块3和反馈比较电路模块，所述电荷泵模块3经所述反馈比较电路模块与振荡器模块5相连，还包括升压电路模块2，所述参考电压模块1和振荡器模块5的输出端均与该升压电路模块2的输入端相连，而该升压电路模块2的输出端则与电荷泵模块3的输入端相连。具体结合图2所示，本实施例中的升压电路模块2具体由第一电容C1、第二电容C2、第五电容C5、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第六NMOS晶体管N6、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6以及第一反相器INV1、第二反相器INV2和第三反相器INV3这些元件共同构成。通过进一步细分，上述升压电路模块2包含了倍压电路模块和电平转换电路模块。其中倍压电路模块由第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第三NMOS晶体管N3、第四NMOS晶体管N4和第五电容C5连接组成。具体如图2所示，第三NMOS晶体管N3和第四NMOS晶体管N4的漏极相连作为该倍压电路模块的电压输入端，供参考电压模块1输入基准电压V1。所述第三NMOS晶体管N3的源极同时与所述第一PMOS晶体管P1的漏极、第二PMOS晶体管P2的栅极、第三PMOS晶体管P3的源极、第四PMOS晶体管P4及第四NMOS晶体管N4的栅极相连构成倍压电路模块的一个反向时钟信号输入端；而所述第四NMOS晶体管N4的源极同时与所述第一PMOS晶体管P1的栅极、第二PMOS晶体管P2的漏极、第三PMOS晶体管P3的栅极以及第四PMOS晶体管P4的源极相连构成该倍压电路模块的另一个反向时钟信号输入端。所述第三PMOS晶体管P3的漏极和第四PMOS晶体管P4的漏极相连后作为倍压电路模块的电压输出端以输出电压V3，如图2所示。同时本实施例中所述第一PMOS晶体管P1的源极、第二PMOS晶体管P2的源极和第三PMOS晶体管P3的衬底及第四PMOS晶体管P4的衬底共同连接后再经第五电容C5接地。所述的电平转换电路模块由第五PMOS晶体管P5、第六PMOS晶体管P6、第五NMOS晶体管N5、第六NMOS晶体管N6及第一反相器INV1、第二反相器INV2和第三反相器INV3共同组成。其中：第五PMOS晶体管P5的源极与第六PMOS晶体管P6的源极相连作为电平转换电路模块的电压输入端；第五NMOS晶体管N5的栅极经第一反相器INV1连接第六NMOS晶体管N6的栅极作为该电平转换电路模块的反相时钟信号接入点；所述第五PMOS晶体管P5的漏极同时连接第六PMOS晶体管P6的栅极和第五NMOS晶体管N5的漏极后再连接第二反相器INV2作为电平转换电路模块的一个时钟反相信号输出端。所述第五PMOS晶体管P5的栅极同时连接第六PMOS晶体管P6的漏极和第六NMOS晶体管N6的漏极后再连接第三反相器INV3作为该电平转换电路模块的另一个时钟反相信号输出端。并且作为升压电路模块2的核心改进点，本案中的所述升压电路模块2中增设如下元件：如图2所示，振荡器模块5的所述其中一个时钟信号输出端与所述倍压电路模块相应的时钟信号输入端之间串接一第一电容C1，同时该时钟信号输入端B点上连接一第一NMOS晶体管N1的源极，N1的漏极接参考电压模块1的电压输出端；振荡器模块5的所述另一时钟信号输出端与所述倍压电路模块相应的另一时钟信号输出端之间串接一第二电容C2，同时该时钟信号输入端C点上连接第二NMOS晶体管N2的漏极，N2的源极接地。而所述电荷泵模块3的输出端则连接有第七NMOS晶体管N7的漏极，N7的源极接地。所述三个NMOS晶体管N1、N2和N7均藉由所述振荡器模块5输出的使能信号EN1控制开关，用于快速将其中第一NMOS晶体管N1接入点B的电位升为V1，而第二NMOS晶体管N2的接入点C和电荷泵模块3的输出电位Vout快速放电到零电位，以减少Vout高低电平的转换时间，进而减少倍压时间。依旧结合图1和图2所示，本实施例中所述反馈比较电路包括比较器模块4和分压采样组件，所述电荷泵模块3的输出端通过分压采样组件与比较器模块4的输入端相连，而比较器模块4的输出端则与振荡器模块5的使能信号输入端相连；所述分压采样组件通过第三、第四电容C3、C4分压采样与参考电压Vref比较，产生使能控制电压V3控制振荡器模块5是否振荡，从而使电荷泵模块3产生稳定的输出高压。所述分压采样组件中两个电容C3、C4与比较器模块4的连接点A与基准电源VDD之间接有一第七PMOS晶体管P7构成保护二极管。从本实用新型的实施过程来看，参考电压模块1产生基准电压V1，振荡器模块5产生两个振幅均为V1、占空比为50%的反相时钟信号CLK1和CLK2。同时，升压电路模块2分别将基准电压V1、反相时钟信号CLK1和CLK2的振幅加倍，从而输出基准电压V2和占空比为50%的幅度为V2的反相时钟信号CLK3和CLK4，V2=2V1。之后，在基准电压V2和反相时钟信号CLK3、CLK4的作用下，电荷泵模块3（Dickson）产生所需的直流高压。接着，通过第三和第四电容C3、C4分压采样与参考电压Vref比较，产生使能控制电压V3，控制振荡器模块5是否振荡，从而使电荷泵模块3（Dickson）产生稳定的输出高压。同时，为了避免很大的过冲电压烧坏比较器，在A点与基准电源VDD之间接的所述第七PMOS晶体管P7构成的保护二极管，其作用是当A点电位高于VDD一个Vth时，该保护二极管导通将A点电位钳位在VDD+Vth，确保比较器模块4不会烧坏。进一步如图2所示，使能信号EN1为整个电荷泵电路的复位信号，且当EN1为高电平时，N1、N2、N4、N7、P1、P3导通，N3、P2、P4截止，B点电位为V1，C点电位近似为零，振荡器模块5输出CLK1为0，CLK2为V1，升压电路模块2输出V2=V1，CLK3为0、CLK4为V1，此时电荷泵模块3不工作且电荷泵模块3输出电压Vout=0。当使能信号EN1低电平时，N1、N2、N7截止，整个电荷泵电路正常工作，振荡器模块5产生振幅均为V1、占空比为50%的反相信号CLK1和CLK2，由于B点初始电压为V1，第一和第二电容C1和C2两端电压不能突变，因此当时钟CLK1由0翻转为V1且CLK2由V1翻转为0时，B点电位由V1突变为2V1，N4管处于导通状态，C点电位逐渐由0变为V1，P1、P3导通，使得V2=2V1。当时钟CLK1、CLK2再次翻转时，同理C点电位突变为2V1，B点电位降低为V1，此时P2、P4、N3导通，使V2=2V1，第五电容C5的作用是为P1、P2、P3、P4这些晶体管衬底提供偏置，始终为高电平2V1。N5、N6、P5、P6组成的电平转换电路模块的作用是使时钟CLK3、CLK4的振幅变为2V1。如前面所述，第七PMOS晶体管P7为保护二极管，当A点电位高于VDD一个Vth时，该二极管导通将A点电位钳位在VDD+Vth，确保比较器模块4不会烧坏。其原因在于比较器模块4的工作电压较低，可通过PMOS晶体管P7的存在，实现较佳的保护。通过上述的文字表述并结合附图可以看出，采用本实用新型后有如下优点：1、构成独立的快速升压电路。2、设有低功耗、高精度的输出电压监控电路和保护电路。3、增加了三个NMOS晶体管，使能信号EN1控制N1、N2、N7的开关，快速升压，快速放电到零电位，保证EEPROM正常工作。4、反馈控制电路中增加了PMOS保护二极管P7，确保比较器安全工作，不被击穿。当然，以上仅是本实用新型的具体应用范例，对本实用新型的保护范围不构成任何限制。除上述实施例外，本实用新型还可以有其它实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本实用新型所要求保护的范围之内。当前第1页1 2 3