本实用新型涉及一种磁控箱及磁控电抗器-磁控箱组件。
背景技术：
作为存放磁控电抗器控制系统的重要控制部件，磁控电抗器的磁控箱主要由箱体以及设于箱体内的晶闸管（可控硅）、二极管、散热器、熔断器和触发盒等原件组成，其安装结构是：晶闸管和二极管固定在散热器上，熔断器分别与晶闸管和二极管串接，触发盒内设有触发电路板，触发电路板上设有光电转换模块，触发电路板把光纤传输的光信号转换成电信号，然后去触发晶闸管。现有常见的磁控电抗器磁控箱为了达到减少安装面积的目的，一般是将A、B、C三相磁控电抗器统一布置在同一箱体上或内部而形成磁控电抗器本体，其光纤、控制箱及其内的光纤触发电路板等设在箱体上，其晶闸管、变压器等位于油浸箱内，晶闸管的输出端与磁控电抗器本体连接，变压器和磁控电抗器本体内的电源连接并将获得的低压电源为光纤触发电路板供电。这种三相统一布局并集成与同一箱体的结构虽然结构紧凑、安装面积小，但是由于三相之间间距较近，因此容易发生相间短路故障，而且在其中一相出现故障时还需要将箱体整体拆开，使得检修过程十分不便。
技术实现要素：
本实用新型的目的在于提供一种磁控箱，以解决现有三相一体化的磁控箱拆装检修不便、相间易发生短路故障的技术问题；本实用新型的目的还在于提供一种磁控电抗器-磁控箱组件。
为实现上述目的，本实用新型的磁控箱采用如下的技术方案：
技术方案1：磁控箱包括箱体及安装在箱体上并用于与单相磁控电抗器导电连接的单相触发电路模块，单相触发电路模块包括可控硅触发板以及两个可控硅和一个二极管。
技术方案2：在技术方案1的基础上，所述二极管的一个端子与每个可控硅中的一个端子对应连接以形成公共端，公共端导电连接有设置在箱体上的公共导电杆，二极管及两个可控硅的另外一个端子为独立端子，各独立端子分别独立的导电连接有设在箱体上的相应导电杆。
技术方案3：在技术方案1或2的基础上，二极管的两端子间并联有用于保护二极管的二极管保护器。
技术方案4：在技术方案1或2的基础上，两可控硅的独立端子与相应导电杆之间串接有用于保护可控硅的熔断器。
技术方案5：在技术方案1或2的基础上，可控硅和二极管两端还设有阻容吸收回路。
技术方案6：在技术方案1或2的基础上，磁控箱还包括散热器，可控硅和二极管分别独立安装在散热器内，可控硅和二极管的端子穿出散热器。
技术方案7：在技术方案1或2的基础上，所述箱体上设有用于支撑箱体的高压绝缘子。
技术方案8：在技术方案2的基础上，磁控箱内安装有控制变压器，控制变压器的进线端子与所述导电杆连接以便从磁控电抗器本体上取得电源，控制变压器的出线端与可控硅触发板的电源模块连接以便为可控硅触发板提供电源。
技术方案9：在技术方案1或2的基础上，磁控箱上还设有光缆穿孔，电缆穿孔中穿装有与可控硅触发板的信号输入端连接的光缆。
本实用新型的磁控电抗器-磁控箱组件采用如下的技术方案：
技术方案1：磁控电抗器-磁控箱组件包括A、B、C三相磁控电抗器，还包括与各相磁控电抗器分别对应连接的单相磁控箱，各单相磁控箱独立设置，每个单相磁控箱包括箱体及安装在箱体上并用于与单相磁控电抗器导电连接的单相触发电路模块，单相触发电路模块包括可控硅触发板以及两个可控硅和一个二极管。
技术方案2：在技术方案1的基础上，所述二极管的一个端子与每个可控硅中的一个端子对应连接以形成公共端，公共端导电连接有设置在箱体上的公共导电杆，二极管及两个可控硅的另外一个端子为独立端子，各独立端子分别独立的导电连接有设在箱体上的相应导电杆。
技术方案3：在技术方案1或2的基础上，二极管的两端子间并联有用于保护二极管的二极管保护器。
技术方案4：在技术方案1或2的基础上，两可控硅的独立端子与相应导电杆之间串接有用于保护可控硅的熔断器。
技术方案5：在技术方案1或2的基础上，可控硅和二极管两端还设有阻容吸收回路。
技术方案6：在技术方案1或2的基础上，磁控箱还包括散热器，可控硅和二极管分别独立安装在散热器内，可控硅和二极管的端子穿出散热器。
技术方案7：在技术方案1或2的基础上，所述箱体上设有用于支撑箱体的高压绝缘子。
技术方案8：在技术方案2的基础上，磁控箱内安装有控制变压器，控制变压器的进线端子与所述导电杆连接以便从磁控电抗器本体上取得电源，控制变压器的出线端与可控硅触发板的电源模块连接以便为可控硅触发板提供电源。
技术方案9：在技术方案1或2的基础上，磁控箱上还设有光缆穿孔，电缆穿孔中穿装有与可控硅触发板的信号输入端连接的光缆。
有益效果：本实用新型通过提供三相磁控箱独立设置的方案，使得与单相磁控电抗器连接的单相触发电路模块可以物理上隔绝开，避免相互靠近所存在的短路的风险，同时，当某一相出现故障需要检修时，也可方便的与其他两相隔离，使得检修过程十分方便，另外，对应三相的磁控箱分开设置的方式可使安装方式十分灵活，对于安装环境十分狭窄复杂的情况下可灵活调整三相磁控箱的安装位置，具有十分实用的广阔前景。
其他有益效果：二极管通过阻容吸收回路和二极管保护器进行双重保护，防止高压击穿，可提高二极管的安全性能，提高二极管的使用寿命；可控硅通过阻容吸收回路和熔断器进行双重保护，防止高压击穿，可提高可控硅的安全性能，从而提高可控硅的使用寿命；将二极管和两个可控硅分别设置在三个散热器内，三个散热器并列间隔设置，利用散热器之间的隔绝实现二极管与可控硅之间的绝缘；箱体通过高压绝缘子进行独立支撑，方便对地安装和绝缘。
附图说明
图1为本实用新型的磁控电抗器-磁控箱组件的实施例的俯视示意图；
图2为图1中的单个磁控箱的结构示意图；
图中：1-A相磁控箱，2-B相磁控箱，3-C相磁控箱，4-高压电缆，5-磁控电抗器本体，6-支柱绝缘子，7-可控硅触发板，8-第一散热器及其内可控硅，9-控制变压器，10-第二散热器及其内可控硅，11-电源模块及阻容吸收回路，12-第三散热器及其内二极管，13-二极管保护器，14-导电杆，15-快速熔断器。
具体实施方式
下面结合附图对本实用新型的实施方式作进一步说明。
本实用新型的磁控电抗器-磁控箱组件的具体实施例，如图1所示，磁控电抗器-磁控箱组件包括磁控电抗器本体5，磁控电抗器本体的箱体内设有A、B、C三相磁控电抗器，还包括分别与A、B、C三相磁控电抗器连接的三个独立的磁控箱，三个磁控箱的侧边均具有与其内单相触发电路模块连接的导电杆14，导电杆14通过高压电缆4与磁控电抗器本体5的三相连接。三相磁控箱是通过其对应的支柱绝缘子6进行绝缘支撑，由于三个磁控箱相互独立，因此安装时可以根据现场安装需要进行灵活变动位置，以便适用于各种安装空间和安装环境。这样设置一方面各相电路和元器件之间相互独立与隔离，绝缘性能好，另一方面安装十分方便。
如图2所示，磁控箱包括箱体和支撑在箱体下部的支柱绝缘子6，每个箱体下部设置四个支柱绝缘子6，在其他实施例中也可设置三根或者五根等；箱体上设有上下并列设置的三个散热器，散热器均安转在箱体外部的槽钢上。三个散热器内分别安装有可控硅、可控硅和二极管，可通过散热器的独立设置实现两个可控硅和一个二极管之间的隔离。可控硅和二极管的端子分别穿出对应的散热器设置。箱体的一侧设有四个导电杆14，分别与磁控电抗器本体5的四个分接头连接。二极管的阳极和阴极引出端子连接有阻容吸收回路，同时，二极管的两个端子之间还连接有二极管保护器13，通过阻容吸收回路和二极管保护器13的设置可防止高压击穿二极管，起到双重防护的作用。二极管的一个端子与每个可控硅中的一个端子对应连接形成一个公共端，该公共端与箱体上设置的公共导电杆连接，二极管和两个可控硅的另外一个端子为独立端子，各个独立端子分别独立的与设在箱体上的另外三个导电杆分别独立连接。两个可控硅的独立端子与相应的导电杆之间的电路上串接有熔断器，两个可控硅的两端还设有阻容吸收回路，用于对可控硅进行双重防护。
磁控箱还包括进线端与磁控电抗器本体5连接以对来自磁控电抗器本体5的电压进行转换的控制变压器9、用于触发可控硅的可控硅触发板7，以及一端与控制变压器9连接、另一端与可控硅触发板7连接以便为可控硅触发板7供电的电源模块。控制变压器9通过导电杆14取得本体电源后，通过电源模块变换回路给可控硅触发板7提供电源。箱体底部设有光缆穿孔，用于穿装光缆，可控硅触发板7用于触发可控硅，其一端设置光缆接口，通过光缆接收信号并经过转换后形成电信号以控制可控硅。
本实用新型的磁控电抗器-磁控箱组件在使用时，可根据现场安装需要将三个磁控箱设置在合适位置，每个磁控箱均通过四个支柱绝缘子6进行绝缘支撑，然后进行相对于地面的固定，最后将每个磁控箱通过其导电杆14与磁控电抗器的对应分接头连接即可；当其中一相对应的电路或元器件出现故障时，可直接对该相对应的磁控箱进行维修操作，无需再拆卸另外两相对应的磁控箱，十分方便。
本实用新型的磁控箱的实施例与本实用新型的磁控电抗器-磁控箱组件的各实施例中的磁控箱的各实施例相同，不再赘述。