最小化宽带隙半导体器件中的振铃的制作方法

本申请大体涉及功率电子器件，并且更具体地，涉及最小化功率半导体器件中的振铃。

背景技术

宽带隙(wbg)半导体(例如碳化硅(sic)或氮化镓(gan))的材料性质允许在比常规半导体(包括那些由硅(si)或砷化镓(gaas)制成的半导体)高得多的电压、频率、和温度下操作。这些特性可以导致更小和更节能的电路。最近，wbg半导体器件越来越多地用于高功率应用，如用于功率模块的高速切换以及用于混合动力车辆和全电动车辆的充电模块。

wbg器件的大多数应用(包括硬切换功率转换器或逆变器应用)面临的一个挑战是在切换期间出现高频(例如大于30兆赫兹(mhz))振铃(ringing)或振荡。这种高频振铃对周围电路(例如控制线和测量线)以及其它子系统部件引起电磁干扰(emi)噪声，从而影响整个系统的性能。振铃主要是由wbg器件在切换期间引起的高电压(dv/dt)和高电流(di/dt)瞬变造成的，这种瞬变会激发电路中的寄生电感(l)和电容(c)，从而导致器件在切换期间振荡。

用于最小化wbg器件中的寄生电感的现有解决方案包括例如通过减小由封装引起的杂散电感来改进器件的封装。但是，特别是对于额定值超过300安培(a)并且设计为用于混合动力车辆和电动车辆的功率模块而言，这种解决方案可能很昂贵且难以实现。另外，减少封装杂散电感并不能消除在切换过程中发生的振铃。另一种现有的解决方案试图通过添加外部无源部件(例如r/c(缓冲电路))来吸收振铃能量以最小化振铃。然而，这种解决方案需要使用额外的部件，增加了封装成本和尺寸，并降低了高温操作期间的可靠性。此外，引入额外的电阻和其它外部无源部件降低了器件的dv/dt、di/dt速度，这反而大大增加器件的切换损耗。这些和其它类似的现有解决方案的另一个缺点是它们需要对无法控制或调整的wbg器件进行外部修改以操纵振铃量。

因此，本领域仍然需要在高速切换期间最小化宽带隙半导体器件中的振铃或振荡的技术。

技术实现要素：

本发明旨在通过提供栅极调制技术来解决上述和其它问题，所述栅极调制技术配置为当在第一半导体器件和第二半导体器件之间切换时产生操作的重叠时段，重叠时段通过减少电路中的总杂散电容和增加电路中的总回路电阻来最小化通常在切换期间产生的振铃。此外，本文描述的技术利用半导体器件的固有特性来控制振铃，并且因此不需要额外的硬件，并且可以根据给定的实际应用的需要而调整(例如启用或禁用)。

例如，一个实施例包括功率转换电路，功率转换电路包括第一半导体开关和第二半导体开关以及驱动电路，驱动电路配置为在第二开关的导通和关断操作期间通过将第一开关的栅极电压设置为高于第一开关的阈值电压的中间值来为第一开关和第二开关产生操作的重叠时段。

另一示例实施例包括一种操作第一半导体器件和第二半导体器件的方法，方法包括：在第二器件关断时将第一器件的栅极电压降低到高于阈值电压的中间值；在第二器件导通后关断第一器件；在第二器件导通时将第一器件的栅极电压增加到中间值；并在第二器件关断后完全导通第一器件。

根据本发明，提供一种功率转换电路，包括：

第一半导体开关和第二半导体开关；和

驱动电路，驱动电路配置为在第二开关的导通和关断操作期间通过将第一开关的栅极电压设置为高于第一开关的阈值电压的中间值来为第一开关和第二开关产生操作重叠的时段。

根据本发明的一个实施例，针对第二开关的导通操作的时段在将第一开关的栅极电压降低到中间值之后开始，并且在关断第一开关时结束。

根据本发明的一个实施例，针对第二开关的关断操作的时段在将第一开关的栅极电压增加到中间值时开始，并且在完全导通第一开关之前结束。

根据本发明的一个实施例，驱动电路包括：

连接到第一半导体开关的第一栅极驱动器，

连接到第二半导体开关的第二栅极驱动器，和

控制器，控制器配置为向第一栅极驱动器提供输入以控制第一开关的栅极电压、并且向第二栅极驱动器提供输入以控制第二开关的导通和关断操作。

根据本发明的一个实施例，第一半导体开关和第二半导体开关是包括宽带隙半导体材料的金属氧化物半导体场效应晶体管(mosfet)。

根据本发明的一个实施例，宽带隙半导体材料是碳化硅(sic)。

根据本发明的一个实施例，功率转换电路还包括连接到第一半导体开关的第一二极管、和连接到第二半导体开关的第二二极管，其中第一二极管和第二二极管由碳化硅(sic)制成。

根据本发明，提供一种操作第一半导体器件和第二半导体器件的方法，包括：

在第二器件关断时将第一器件的栅极电压降低到高于阈值电压的中间值；

在第二器件导通后关断第一器件；

在第二器件导通时将第一器件的栅极电压增加到中间值；并且

在第二器件关断后完全导通第一器件。

根据本发明的一个实施例，方法还包括通过将第二器件的栅极电压增加到最大操作值来导通第二器件。

根据本发明的一个实施例，方法还包括通过将第二器件的栅极电压降低到最小操作值来关断第二器件。

根据本发明的一个实施例，关断第一器件包括将第一器件的栅极电压从中间值减小到最小操作值。

根据本发明的一个实施例，完全导通第一器件包括将第一器件的栅极电压从中间值增加到最大操作值。

根据本发明的一个实施例，第一半导体和第二半导体器件是包括宽带隙半导体材料的金属氧化物半导体场效应晶体管(mosfet)。

根据本发明的一个实施例，宽带隙半导体材料是碳化硅(sic)。

根据本发明的一个实施例，第一半导体器件和第二半导体器件分别连接到第一二极管和第二二极管，第一二极管和第二二极管由碳化硅(sic)制成。

根据本发明的一个实施例，提供一种功率转换电路，包括：

仅将驱动电路连接到第一半导体开关的栅极的第一节点；和

仅将驱动电路连接到第二半导体开关的栅极的第二节点。

根据本发明的一个实施例，第一半导体开关的源极/漏极端子连接到第二半导体开关的源极/漏极端子。

根据本发明的一个实施例，第一半导体开关的第一源极/漏极端子通过第一二极管连接到第一半导体开关的第二源极/漏极端子。

根据本发明的一个实施例，第二半导体开关的第一源极/漏极端子通过第二二极管连接到第二半导体开关的第二源极/漏极端子。

根据本发明的一个实施例，功率转换电路还包括：

连接在第一半导体开关的第一源极/漏极端子和第一半导体开关的第二源极/漏极端子之间的负载电感器。

如将认识的，本公开由所附权利要求限定。描述总结了实施例的各方面并且不应当用于限制权利要求。根据本文在此描述的技术可以料想到其它实施方式，这对于本领域普通技术人员在研究以下附图和具体实施方式后将是显而易见的，并且这些实施方式旨在处于本申请的范围内。

附图说明

为了更好地理解本发明，可以参考以下附图中所示的实施例。附图中的部件不一定成比例，并且可能省略了、或者在某些情况下可能会夸大相关的元件，以便强调并清楚地说明本文在此描述的新颖特征。此外如本领域已知的，系统部件可以进行各种设置。此外在附图中，相同的附图标记在几个视图中表示相应的部分。

图1是示出可以接受某些实施例的应用的功率转换电路的示例配置的电路图；

图2是示出在功率转换电路的常规操作期间电压波形的时间图；

图3是示出根据某些实施例的在对图1所示的功率转换电路应用栅极调制技术期间示例电压波形的时间图；

图4是根据某些实施例的操作第一半导体器件和第二半导体器件的示例方法的流程图；

图5是比较图2所示的常规电路操作的相关振荡和图3所示的栅极调制技术的相关振荡的曲线图。

具体实施方式

虽然本发明可以以各种形式实施，但是在附图中示出并且在将下文中描述一些示例性和非限制性实施例，应当理解本公开被认为是本发明的示例，并不旨在将本发明限制于所示的具体实施例。

在本申请中，反义连词的使用旨在包括连词。使用的定冠词或不定冠词不旨在表示基数。特别地，对“该”对象或“一”或“一个”对象的引用旨在也表示可能的多个该种对象中的一个。

图1示出了可以应用于本文的实施例的示例性功率转换电路100。功率转换电路100表示用于将dc(直流)输入电压转换为dc输出电压的功率转换器或用于将dc输入电压转换为ac(交流)输出电压的功率逆变器的至少一部分。在一些情况下，功率转换电路100形成可包含于例如电动车辆、混合动力电动车辆(hev)、插电式电动车辆(phev)、或电池电动车辆(bev)中的功率模块的一部分。功率转换电路100可包含于单个集成电路(ic)、或可包含于电连接在一起的两个或更多个ic或模块。

如图1所示，功率转换电路100包括串联连接的功率半导体器件102或上开关q1、以及功率半导体器件104或下开关q2。在所示实施例中，半导体器件102和104(在本文中也称为“晶体管q1和q2”)是n型金属氧化物半导体场效应晶体管(mosfet)。在其它实施例中，半导体器件102和104可以是适于高频功率切换应用的另一类型的半导体器件(例如igbt)。如图所示，半导体器件102并联连接到功率二极管106，并且半导体器件104并联连接到功率二极管108。功率二极管106和108可以是任何合适类型的半导体二极管，例如pin二极管、反并联二极管、或肖特基二极管。如图所示，半导体开关102和功率二极管106形成功率转换电路100的上支路，而半导体开关104和功率二极管108形成电路100的下支路。在一些情况下，功率转换电路100可以配置为使得上开关q1作为无源器件操作，而下开关q2作为有源器件操作。

半导体器件102和104和/或二极管106和108可以由宽带隙(wbg)半导体材料(例如碳化硅(sic)、氮化镓(gan)等)制成。在优选实施例中，功率开关102和104以及功率二极管106和108中的每一个都由sic制成，以便能够以更高的切换频率操作电路100。然而，由将sic开关与sic二极管配对所获得的更快的上升和下降时间通常在导通和关断操作期间(特别是当使用硬切换行为时)激发振荡或振铃，并且可能导致串扰和信号失真。

如将认识到的，各种寄生分量可能不可避免地存在于电路100中(又称为“功率回路”)。在图1中，这些寄生分量被示为与功率回路中的导体相关的总回路电阻、功率回路的布线或封装相关的总回路电感、以及分别存在于功率回路的上支路和下支路中的总杂散电容q1和q2。功率电路100的杂散或寄生电感和电容分量通常会产生相当大的瞬态效应，包括切换期间的振铃或振荡。

如图1所示，负载电感器110的第一端子连接在电路100的上支路和下支路之间，并且负载电感器110的第二端子连接到电路100的上支路。dc链路电容器112连接到负载电感器110的第二端子和电路100的下支路。在一些情况下，dc链路电容器112可以并联连接到dc电源或电池(未示出)以用作负载平衡能量存储器件，例如功率转换电路100被包括于用于将dc功率转换成ac功率输出的功率逆变器中。

还如图所示，功率转换电路100还包括用于驱动半导体器件102和104的驱动电路114。驱动电路114包括连接到上晶体管q1的栅极的栅极驱动器116、连接到下晶体管q2的栅极的栅极驱动器118、以及控制器120，控制器120配置为分别向栅极驱动器116和118提供输入以分别控制晶体管q1和q2的栅极电压。在所示实施例中，栅极驱动器116和118是功率放大器，功率放大器配置为从控制器120接收低功率输入并且产生用于晶体管q1和q2的相应栅极的高电流驱动输入。控制器120可以是能够向栅极驱动器116和118提供输入的任何合适类型的集成电路(ic)或微控制器，例如脉宽调制(pwm)控制器。驱动电路114可以实现为包括其所有部件的单个集成电路、或各自包括一个或多个部件的分离的专用集成电路的集合。

在某些情况下，功率转换电路100通过使用驱动电路114对半导体器件102和104执行开-关切换控制来将dc功率转换为ac功率。特别地，控制器120使用相应的栅极驱动器116、118来控制施加到每个晶体管q1、q2的栅极的栅极电压(vgs)的电平，以在导通状态和关断状态之间转换相应的半导体器件102、104。完全导通晶体管q1、q2所需的vgs的电平在本文中可称为最大操作值或vgshigh(例如15伏(v))。关断晶体管q1、q2所需要的vgs的电平在本文中可以称为最小操作值或vgslow(例如0v)。

在优选实施例中，控制器120利用硬切换过程，其中半导体器件102和104例如通过使用脉宽调制(pwm)控制信号而表现出硬导通和硬关断行为。为了实现硬切换，通过在导通或关断时间内切断负载电流来最小化切换时间、或从导通到关断(或反之亦然)的转换时间。但是，缩短切换时间通常会导致会产生更明显的噪音问题的更高频率的电磁干扰(emi)。

在功率转换电路100的传统操作期间，控制器120交替地导通上开关和下开关102、104以防止直通电流同时流过晶体管q1和q2两者(又称为“短路”或“直通”事件)。此外，为了确保半导体开关102和104在从一个开关转换到另一个开关时不会意外地(例如由于驱动电路114中的噪声或di/dt的突变)同时导通，通常将开关102和104两者都设置于关断状态一段预定的时间，称为“死区时间”。这由图2说明，图2是包括在电路100的常规操作期间表示上开关q1的栅极电压(vgs)电平的第一电压波形202和表示下开关q2的栅极电压(vgs)电平的第二电压波形204的时间图200。

如图2所示，控制器120在关断上开关q1之后和导通下开关q2之前、或从时刻t1到时刻t2插入死区时间tdelay。类似地，尽管未在图2中标出，但在关断下开关q2和导通上开关q1之间、或从时刻t3到时刻t4之间增加第二死区时间。因此，如时间段ton所示，仅在死区时间tdelay过去之后下开关q2才导通，并且第二死区时间开始之前就关断。可以理解，如果引入的死区时间过长，则通常会导致功率损耗增加。因此，大多数电路设计者力求最小化所需的死区时间量。

图3是示出根据实施例的将栅极调制技术示例性应用于功率转换电路100以最小化切换期间的振铃的时间图300。在图3中，电压波形302表示图1所示的上开关q1或半导体器件102的操作，而电压波形304表示图1所示的下开关q2或半导体器件104的操作。在实施例中，电压波形302和304可以通过使用驱动电路114(或更具体地，包括其中的控制器120)实现，以根据脉宽调制(pwm)控制信号来控制开关q1和q2的操作。通常，栅极调制技术通过以下方式改变晶体管q1和q2的常规导通和关断操作：(1)在上开关q1的导通和关断状态之间增加中间操作状态，其中q1的栅极电压设置为高于上开关q1的阈值电压的中间值，(2)当在上开关q1和下开关q2之间进行切换操作时，使用中间状态产生操作重叠的时段，以及(3)在开关期间实质上消除死区时间。

如图3所示，操作重叠的第一时段toverlap/on与下开关q2的导通操作相关，并且操作重叠的第二时段toverlap/off与下开关q2的关断操作相关。最初，上开关q1处于导通状态，其中晶体管q1的栅极电压设置为vgshigh，并且下开关q2处于关断状态，其中晶体管q2的栅极电压设置为vgslow。在时刻t1，上开关q1的栅极电压降低或调整到低于最大工作值vgshigh但高于栅极阈值电压vgsthreshold的中间值vgsint。在转换到中间值期间，下开关q2保持关断状态(例如从时刻t1到时刻t2)。

如将认识到的，栅极阈值电压是晶体管为准备传输电流而在栅极所需的最小电荷量。一旦栅极电压vgs超过阈值，则电流开始流入晶体管。结果，只要栅极电压超过阈值电压(例如vgs>vgsthreshold)，就可以认为晶体管在技术上是“导通”的。因此在图3中，在时段t1到t3期间，即使上开关q1的栅极电压降低到最大操作值vgshigh以下，开关q1仍然由于栅极电压高于阈值而在技术上导通。

在时刻t2，通过将晶体管q2的栅极电压设置或调整到最大操作值vgshigh来导通下开关q2。如图3所示，在该转换完成时上开关q1的栅极电压保持在中间值vgsint。因此，一旦开关q1和q2二者都被认为是导通的，操作重叠的第一时段toverlap/on在时刻t2开始。如图3所示，在通过将晶体管q1的栅极电压设置为vgslow而使上开关q1转换到关断状态，时段toverlap/on在时刻t3结束。如图3所示，下开关q2在该转换期间保持导通状态。因此，在下开关q2导通之前和之后，上开关q1处于中间状态。

在重叠时段，电流同时流过晶体管q1和q2二者，由此导致短路或直通状态。根据实施例，重叠时段可以配置为使得瞬间实现跨过两晶体管q1和q2的受控的电流浪涌。通过为上开关q1选择合适的中间值vgsint，并通过为重叠时段toverlap/on选择合适的时间长度(例如t2至t3)，可以在幅度和持续时间两方面上控制电流浪涌。在实施例中，中间值vgsint可选择为恰好足够高以引起直通事件、但又足够低以避免损坏的功率转换电路100。例如，vgsint可以比上开关q1的阈值电压高1-2伏特。类似地，可以选择t2到t3之间的时段，以避免直通状态损坏电路100。

在时段toverlap/on期间产生的直通事件通过上开关q1瞬间消耗能量，这将上开关q1的总杂散电容降低到变化的或不存在的状态并且增加了电路100的总回路电阻。这减少或最小化了通常会出现在下开关q2的导通操作期间的振荡，并且因此允许下开关q2在相对较大的阻抗状态下导通。

如图3所示，上开关q2在从时刻t3开始、或在短路事件移除之后、并且在时刻t4结束的时段ton内保持完全导通。在时刻t4，上开关q1的栅极电压从最小工作值vgslow增加到中间值vgsint，同时下开关q2保持导通状态。因此，通过允许电流同时通过晶体管q1和q2两者来产生从时刻t4到时刻t5的操作重叠的第二时段toverlap/off。

类似于重叠的第一时段，时段toverlap/off导致可控制量级和持续时间的受控的电流浪涌。也类似于重叠的第一时段，在时段toverlap/off期间产生的直通事件通过上开关q1瞬间消耗能量，这将上开关q1的总杂散电容降低到变化的或不存在的状态并且增加了电路100的总回路电阻。这减少或最小化了通常会出现在下开关q2的关断操作期间的振荡，并且因此允许下开关q2在相对低的阻抗状态下关断。

如图3所示，通过将晶体管q2的栅极电压降低到最小工作值vgslow而关断下开关q2，重叠的第二时段toverlap/off在时刻t5结束。在时刻t6，通过将栅极电压从中间值vgsint增加到最大工作值vgshigh来完全导通上开关q1。如图3所示，在该转换期间下开关q2保持关断。因此，在关断下开关q2之前和之后，上开关q1处于中间状态。

图4示出根据实施例的操作功率转换电路100(例如图1中所示的功率转换电路100)中的第一半导体开关和第二半导体开关的示例方法400的流程图。方法400可以包括或者可以类似于图3所示和本文所述的栅极调制技术。方法400可以由包括在功率转换电路中的一个或多个处理器(或控制器)执行。在一个实施例中，方法400至少部分地由驱动电路114的控制器120执行存储在驱动电路114的存储器(未示出)中的软件，并且与驱动器电路114的一个或多个部件(例如栅极驱动器116和118、和/或功率转换电路100)交互来实现。

方法400始于步骤402，第一开关(例如图3的上开关q1)的栅极电压降低到高于与第一开关相关的阈值(vgsthreshold)的中间值(例如vgsint)，同时第二开关(例如图3的下开关q2)处于关断状态。在步骤404，通过将第二开关的栅极电压从最小操作值vgslow增加到最大操作值vgshigh，第二开关导通或转换到导通状态。此时，由于第一开关和第二开关两者在技术上导通，操作重叠的第一时段开始。在重叠时段期间形成跨越两个开关的短路，从而向晶体管q1和q2传送受控的电流浪涌。在步骤406，当第二开关导通时，通过将第一开关的栅极电压从中间值vgsint减小到最小操作值vgslow来关断第一开关。因此，操作重叠的第一时段在步骤406结束，此时第二开关继续操作于导通状态。

方法400还包括步骤408，第一开关的栅极电压从最小工作值vgslow增加到中间值vgsint，同时第二开关保持导通状态。这引发了操作重叠的第二时段。在步骤410，通过将第二开关的栅极电压从最大操作值vgshigh减小到最小操作值vgslow，第二开关关断或转换到关断状态，由此结束重叠的第二时段。在步骤412，当第二开关关断时，通过将第一开关的栅极电压从中间值vgsint增加到最大操作值vgshigh来完全导通第一开关。因此在步骤408，操作重叠的第二时段开始，同时两个晶体管在技术上处于导通状态，并且一旦第二开关不再导通并且在第一开关完全导通之前，操作重叠的第二时段就在步骤410结束。

图5示出了说明在图2所示的常规电路操作期间产生的振荡与在使用图3所示的和本文中所描述的栅极调制技术时产生的振荡之间的比较图。如图所示，sic开关的常规操作在初始导通时导致明显的振铃或振荡，而使用栅极调制的sic开关减少了导通时的振荡并加快了di/dt。

因此，与常规系统不同，本文描述的栅极调制技术利用半导体开关的固有特性来最小化振铃或振荡，而不是依靠额外的硬件来实现该结果。此外，可以通过简单地调节由控制器提供给第一开关和第二开关的输入来容易地为给定电路启用或禁用栅极调制技术，从而提供胜过传统系统的另一优点。

例如图4的附图中的任何过程描述或框应理解为表示模块、区段、或代码的一部分，代码的一部分包括用于实现该过程中的特定逻辑功能或步骤的一个或多个可执行指令，并且替代性实施方式包括于本文描述的实施例的范围内，其中如本领域普通技术人员将理解的，可以取决于所涉及的功能而与所示出或讨论的顺序无关地(包括大体同时或以相反顺序)执行功能。

应当强调，上述实施例，特别是任何“优选”实施例是实施方式的可能示例，并且仅为了清楚地理解本发明的原理而阐述。可以在基本不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改均旨在包括于本公开的范围内并由所附权利要求保护。