一种降低芯片功耗的方法与流程

本发明属于电路设计技术领域，具体涉及一种降低芯片功耗的方法。

背景技术：

许多集成电路芯片，如单片机，为了减少管脚及使用方便，采用单一电源供电，芯片电压一般为3.3v，芯片内集成内部ldo将芯片电压降为内核电压(一般为1.2v)，如图1所示，芯片供电管脚1与io连接，芯片内核电源滤波管脚2的一端分两路，一路经ldo与芯片供电管脚1连接，另一路与内核连接；芯片内核电源滤波管脚2的另一端经滤波电容与芯片接地管脚3共地。ldo功耗等于芯片电压与内核电压差乘内核电流，内核电流往往较大，导致ldo功耗增大，继而芯片功耗增大。

技术实现要素：

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种降低芯片功耗的方法，使用外部dc/dc电路电路，对内核直接供电，从而解决内部ldo带来的芯片功耗增大问题。

本发明采用以下技术方案：

一种降低芯片功耗的方法，将外部dc/dc电路与芯片内核电源连接，外部dc/dc电路输出电压高于芯片内核电源电压，芯片与dc/dc电路同时上电，当dc/dc输出接到芯片内核电源外部电容滤波管脚时，芯片内部ldo电路关闭，内核通过外部dc/dc电路供电。

具体的，外部dc/dc电路输出电压高于内核电源电压20～100mv。

进一步的，当dc/dc电源转换效率高于85％，芯片内部ldo电路转换效率低于50％时，使用外部dc/dc电路取代内部ldo电路，可降低芯片内部功耗。

具体的，外部dc/dc电路包括外部dc/dc电路输出脚、dc/dc接地脚和dc/dc电源输入脚，外部dc/dc电路输出脚与芯片内核电源滤波管脚连接，dc/dc接地脚与芯片接地管脚连接，芯片内核电源滤波管脚与芯片接地管脚之间并联连接滤波电容，滤波电容与芯片接地管脚共地连接；dc/dc电源输入脚分两路，一路与vdd连接，另一路与芯片供电管脚连接，芯片供电管脚分两路，一路与芯片io连接，另一路经ldo电路分别与芯片内核电源滤波管脚以及内核连接。

进一步的，dc/dc电源输入脚(6)与芯片供电电源或系统电源连接。

更进一步的，系统电源为5v或12v。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种降低芯片功耗的方法，使用外部dc/dc电路取代内部ldo电路，可降低芯片内部功耗。

进一步的，外部dc/dc输出接到芯片内核电源滤波管脚，当外部dc/dc输出电压高于芯片内核电压20～100mv时，芯片内部ldo自动关闭，从而芯片内核使用外部dc/dc供电。

进一步的，外部dc/dc电源输入可灵活选择，选择芯片供电电源连接方便；选择系统电源，电源转换效率更高。

综上所述，本发明从硬件供电上降低芯片功耗，不依赖软件设计，也可与软件优化设计并用。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为芯片供电示意图；

图2为dc/dc输出到芯片内核电源滤波管脚示意图。

其中：1.芯片供电管脚；2.芯片内核电源滤波管脚；3.芯片接地管脚；4.dc/dc输出脚；5.dc/dc接地脚；6.dc/dc电源输入脚。

具体实施方式

本发明提供了一种降低芯片功耗方法，外部dc/dc电路输出电压比内部ldo输出电压内核电源电压高20～100mv，当dc/dc输出接到芯片内核电源外部电容滤波管脚时，内部ldo会自动关闭(功耗接近零)，内核通过外部dc/dc电路供电。

请参阅图2，本发明一种降低芯片功耗的方法，包括以下步骤：

s1、将外部dc/dc电路与芯片内核电源连接，芯片与dc/dc电路同时上电；

s2、使外部dc/dc电路输出电压高于内核电压20～100mv，当dc/dc输出接到芯片内核电源外部电容滤波管脚时，内部ldo会自动关闭(功耗接近零)，内核通过外部dc/dc供电。

其中，外部dc/dc电路包括外部dc/dc电路输出脚4、dc/dc接地脚5和dc/dc电源输入脚6，芯片包括芯片供电管脚1、芯片内核电源滤波管脚2和芯片接地管脚3；外部dc/dc电路输出脚4与芯片内核电源滤波管脚2连接，dc/dc接地脚5与芯片接地管脚3连接，芯片内核电源滤波管脚2与芯片接地管脚3之间并联连接滤波电容，滤波电容与芯片接地管脚3共地连接；dc/dc电源输入脚6分两路，一路与vdd连接，另一路与芯片供电管脚1连接，芯片供电管脚1分两路，一路与芯片io连接，另一路经ldo分别与芯片内核电源滤波管脚2以及芯片的内核连接。

外部dc/dc输出接到芯片内核电源滤波管脚，当外部dc/dc输出电压高于芯片内核电压20～100mv时，芯片内部ldo电路自动关闭，从而芯片内核使用外部dc/dc供电；dc/dc电源转换效率高于85％，芯片内部ldo电路转换效率低于50％，使用外部dc/dc电路取代内部ldo电路，可降低芯片内部功耗。

优选的，dc/dc电源输入脚6可选择芯片供电电源或如5v或12v的系统电源。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

选用stm32f401ceu6芯片进行功耗降低，芯片供电管脚1对应stm32f401ceu6的vdd脚，芯片内核电源滤波管脚2对应stm32f401ceu6的vcap1脚，芯片接地管脚3对应stm32f401ceu6的vss脚。本发明降低芯片功耗的方法包括以下步骤：

1.dc/dc设计，dc/dc电源输入脚6选择芯片供电电源vdd(3.3v)，dc/dc输出脚4为1.26v。

2.dc/dc与芯片连接，dc/dc输出脚4接到芯片内核电源外部电容滤波管脚2，芯片与dc/dc电路同时上电。

实施例中，stm32f401ceu6内核电流200ma,芯片工作总电流120ma,工作电压3.3v，原芯片功耗0.4w；使用外部dc/dc供电后，芯片功耗降为0.2w。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

技术特征：

技术总结
本发明公开了一种降低芯片功耗的方法，将外部DC/DC电路与芯片内核电源连接，外部DC/DC电路输出电压高于芯片内核电压，芯片与DC/DC电路同时上电，当DC/DC输出接到芯片内核电源外部电容滤波管脚时，芯片内部LDO关闭，内核通过外部DC/DC电路供电。本发明从硬件供电上降低芯片功耗，不依赖软件设计，也可与软件优化设计并用。

技术研发人员：沈雪峰;曹俊;郭良;符均;陈伟
受保护的技术使用者：西安交通大学
技术研发日：2018.10.25
技术公布日：2019.01.15