低通滤波器、开关控制电路、驱动系统及芯片的制作方法

本申请涉及驱动电路技术领域，特别是涉及一种低通滤波器、开关控制电路、驱动系统及芯片。

背景技术：

在直流驱动电路、电源适配器等可藉由交流电向负载直流供电的电子产品中，低通滤波器(或称为低通滤波电路、低通滤波单元)主要用于对内部信号进行滤波处理。目前常用的低通滤波器通常利用电容的充放电能力降低电压的脉动波纹，以提升平滑直流输出。为了提高滤波能力，在驱动电路、电源适配器等产品中通常低通滤波器的带宽较低，所采用的滤波电容的电容量较大，通常无法与集成电路或芯片集成在一起。

技术实现要素：

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种低通滤波器、开关控制电路、驱动系统及芯片，用于解决现有技术中低通滤波器在交直流电子设备中的集成化问题。

为实现上述目的及其他相关目的，本申请的第一方面提供一种低通滤波器，用于将所获取的模拟采样信号的电压与预设参考电压进行数字化的差分积分处理并产生差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号；其中，所述低通滤波器包括：差分积分模块，用于按照以单位时长反馈的差分积分信号，将所述模拟采样信号的电压与预设参考电压进行全差分积分处理，并输出1位数字的差分积分信号；数模转换模块，与所述差分积分模块相连，用于按照所述单位时长将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在所述第一方面的某些实施方式中，所述差分积分模块包括：第一信号处理子模块，用于在所反馈的差分积分信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理，以输出第一差分信号；第二信号处理子模块，用于在所反馈的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号；积分子模块，用于将所接收的第一差分信号和第二差分信号进行积分处理；比较子模块，用于将所述积分子模块所输出的信号进行比较，并基于比较结果输出维持单位时长的差分积分信号。

在所述第一方面的某些实施方式中，所述第一信号处理子模块包括：第一开关子模块，用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或电压地；第一运算子模块，与所述第一开关子模块相连，用于获取负载侧的模拟采样信号，并将所述第一开关子模块所输出的电压与模拟采样信号的电压进行差分处理。

在所述第一方面的某些实施方式中，所述第二信号处理子模块包括：第二开关子模块，用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或电压地；第二运算子模块，与所述第二开关子模块相连，用于将所述第二开关子模块所输出的电压与预设参考电压进行差分处理。

在所述第一方面的某些实施方式中，所述差分积分模块还包括：互反控制信号生成子模块，分别与所述第一信号处理子模块和第二信号处理子模块相连，用于按照差分积分信号产生互反的第一控制信号和第二控制信号；所述第一信号处理子模块在所述第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理；所述第二信号处理子模块在所述第一控制信号的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号。

在所述第一方面的某些实施方式中，所述低通滤波器获取LED负载侧的模拟采样信号进行低通滤波处理。

本申请第二方面提供一种开关控制电路，用于控制一开关电路，其中，所述开关电路用于控制供电母线向负载提供供电，包括：配置于一芯片中的低通滤波单元，获取负载侧的模拟采样信号，用于数字化所述模拟采样信号的电压与预设参考电压的差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号；控制单元，与所述低通滤波单元相连，用于基于所述模拟的滤波信号计时所述开关电路的导通时长，当导通时长计时结束时，控制所述开关电路断开。

在所述第二方面的某些实施方式中，所述低通滤波单元包括：差分积分模块，用于按照以单位时长反馈的差分积分信号将所述模拟采样信号的电压与预设参考电压进行全差分积分处理，并输出1位数字的差分积分信号；数模转换模块，与所述差分积分模块相连，用于按照所述单位时长将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在所述第二方面的某些实施方式中，所述差分积分模块包括：第一信号处理子模块，用于在反馈的差分积分信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理，以输出第一差分信号；第二信号处理子模块，用于在反馈的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号；积分子模块，用于将所接收的第一差分信号和第二差分信号进行积分处理；比较子模块，用于将所述积分子模块所输出的信号进行比较，并基于比较结果输出所述差分积分信号。

在所述第二方面的某些实施方式中，所述第一信号处理子模块包括：第一开关子模块，用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或电压地；第一运算子模块，与所述第一开关子模块相连，用于获取负载侧的模拟采样信号，并将所述第一开关子模块所输出的电压与模拟采样信号的电压进行差分处理。

在所述第二方面的某些实施方式中，所述第二信号处理子模块包括：第二开关子模块，用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或电压地；第二运算子模块，与所述第二开关子模块相连，用于将所述第二开关子模块所输出的电压与预设参考电压进行差分处理。

在所述第二方面的某些实施方式中，所述差分积分模块还包括：互反控制信号生成子模块，分别与所述第一信号处理子模块和第二信号处理子模块相连，用于按照差分积分信号产生互反的第一控制信号和第二控制信号；所述第一信号处理子模块在所述第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理；所述第二信号处理子模块在所述第一控制信号的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号。

在所述第二方面的某些实施方式中，所述控制单元包括：断开逻辑信号生成模块，用于在所述开关电路导通时开始计时，当基于所述模拟的滤波信号确定导通时长计时超时时，输出断开逻辑信号；控制模块，用于基于所述断开逻辑信号控制所述开关电路断开。

在所述第二方面的某些实施方式中，所述控制单元还包括：导通逻辑信号生成模块，用于检测与所述开关电路相连的功率转换电路中的退磁操作，并基于所检测到的退磁检测信号输出导通逻辑信号；对应地，所述控制模块还用于基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通。

在所述第二方面的某些实施方式中，所述导通逻辑信号生成模块包括：退磁检测子模块，用于检测与所述开关电路相连的功率转换电路中的退磁操作，并将所检测到的退磁检测信号作为导通逻辑信号予以输出。

在所述第二方面的某些实施方式中，所述导通逻辑信号生成模块包括：退磁检测子模块，用于检测与所述开关电路相连的功率转换电路中的退磁操作，并输出所检测到的退磁检测信号；导通延时子模块，用于基于所述开关电路的断开信号开始延时计时，并在延时计时结束时输出延时检测信号；导通逻辑信号生成子模块，用于基于所接收的退磁检测信号和延时检测信号的控制逻辑，输出导通逻辑信号。

本申请第三方面提供一种芯片，包括如上述第二方面中任一所述的开关控制电路。

在所述第三方面的某些实施方式中，所述芯片还包括：驱动单元，与所述开关控制电路相连，用于在所述开关控制电路的控制下驱动位于负载供电线路上的开关单元。

在所述第三方面的某些实施方式中，所述芯片还包括所述开关单元，用于在所述驱动单元的驱动下调整位于负载供电线路上的功率转换电路中的电流。

本申请第四方面提供一种驱动系统，包括：整流电路，用于将所接入的交流电进行整流处理并输出至供电母线；开关电路，受控地导通或断开接入所述供电母线的线路回路；功率转换电路，位于所述线路回路上，用于在所述开关电路控制下产生电流振荡，并基于振荡电流向负载供电；如第三方面所述的芯片，用于控制所述开关电路导通和断开。

在所述第四方面的某些实施方式，所述开关电路中的驱动单元、或者所述开关电路集成在所述芯片中。

如上所述，本申请的低通滤波器、开关控制电路、驱动系统及芯片，具有以下有益效果：采用差分积分处理和累计计数的方式生成低通滤波信号，解决了驱动系统中各电路集成度低的问题，同时简化了驱动系统外接电路的复杂度和提高了驱动系统电路稳定性。

附图说明

图1显示为LED灯的驱动电路的结构示意图。

图2显示为本申请低通滤波器在一实施方式中的结构示意图。

图3显示为本申请低通滤波器中差分积分模块在一实施例中的结构示意图。

图4显示为本申请低通滤波器中差分积分模块在一实施例中的电路示意图。

图5显示为本申请低通滤波器中差分积分模块在又一实施例中的电路示意图。

图6显示为本申请低通滤波器中数模转换模块的结构示意图。

图7显示为本申请低通滤波器的电路示意图。

图8显示为图7的低通滤波器输入和输出的信号波形示意图。

图9显示为本申请开关控制电路在一实施方式中的结构示意图。

图10显示为本申请驱动系统在一实施方式中的电路结构示意图。

图11显示为本申请芯片的封装示意图。

图12显示为本申请驱动系统的一种结构示意图。

图13显示为本申请低通滤波方法在一实施方式中的流程图。

图14显示为本申请开关控制方法在一实施方式中的流程图。

图15显示为本申请驱动方法在一实施方式中的流程图。

图16显示为本申请低通滤波器中差分积分模块在一实施例中的结构示意图。

具体实施方式

以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。

在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本公开的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。

虽然在一些实例中术语第一、第二等在本文中用来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如，第一控制信号可以被称作第二控制信号，并且类似地，第二控制信号可以被称作第一控制信号，而不脱离各种所描述的实施例的范围。但是除非上下文以其他方式明确指出，否则它们不是同一个控制信号。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、 B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

以LED灯的驱动电路为例，请参阅图1，其显示为LED灯的驱动电路的结构示意图。其中，芯片的COMP引脚用于连接电容Ccomp以将芯片内部信号进行低通滤波，由于电容 Ccomp的电容量较大，其无法被集成在芯片中。这不仅增加了整个驱动电路的尺寸，还增加了电路外接的不稳定风险。

以上述驱动电路为例并推及至其他包含低通滤波器的电路设备，为提高这类利用交流电向负载提供直流供电的电路设备的集成度，本申请提供一种设置利用交流电向负载提供直流供电的驱动系统中的低通滤波器，所述低通滤波器可集成到芯片中，也可以根据其所应用的电路系统的电路结构，以电路焊接的方式配置在PCB板上。不仅如此，所述低通滤波器还可应用于其他用于滤除高频段信号并输出低频段信号的电路设备中，如，信号发生器等。所述低通滤波器用于将所获取的模拟采样信号的电压与预设参考电压进行数字化的差分积分处理并产生差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在此，所述低通滤波器按照基于时钟信号而设置的单位时长将所获取的模拟采样信号进行差分积分处理，得到用高低电平形式表示的、单位时长内模拟采样信号变化的差分积分信号。其中，所述单位时长可以是一个或N个时钟信号周期，N＞1。为衔接上下级电路器件，所述低通滤波器所输出的信号需是可被模拟电器件处理的电信号。为此，所述低通滤波器将经差分积分处理的模拟采样信号进行累计计数，得到以单位时长为电压变化单位的滤波信号。其中，所述滤波信号反映了将所获取的模拟采样信号进行低通滤波后的电信号。根据实际电路设计需要，所述低通滤波器可基于电路的分辨率设置时钟信号的频率和所述低通滤波器内部的一些基准电压(如阶跃电压、电压幅值)，以及选取模拟和数字器件等。根据上述信号处理方式，所述低通滤波器可为一阶低通滤波器、或二阶低通滤波器等。

在一些实时方式中，根据直流驱动的电路设备中经整流的交流电波形，以及由所述电路设备驱动的负载供电的波形均包含周期性的半正弦包络的特点，所述低通滤波器采用全差分积分方式对所获取的模拟采样信号进行低通滤波处理。请参阅图2，其显示为本申请的低通滤波器在一实施方式中的结构示意图。所述低通滤波器包括：差分积分模块11和数模转换模块12。

所述差分积分模块11用于按照以单位时长反馈的差分积分信号，将所述模拟采样信号的电压与预设参考电压进行全差分积分处理，并输出1-bit差分积分信号(即1位数字的差分积分信号)。

在此，由于半正弦包络的波形包含单调上升部分和单调下降部分，所述差分积分模块依据(VCS±VFS)与参考电压Vref的差分积分处理，构建利用前一单位时长的差分积分信号选择利用模拟采样信号与阶跃电压、或参考电压与阶跃电压来进行差分处理的电路结构，以及构建将差分处理后的两信号进行积分处理的电路结构，以得到利用高低电平描述的、且按照单位时长输出的1位数字化的差分积分信号。其中，VCS为所获取的模拟采样信号的电压；VFS为所述阶跃电压，其中，所述阶跃电压可由一内部基准电压提供，或者藉由差分积分信号的高电平电压提供。

在此，由于所述差分积分模块所输出的差分积分信号为1-bit数字的差分积分信号，其以高低电平方式描述经差分积分处理后所获取的模拟采样信号与参考电压之间的阶跃变化。例如，当(VCS-VFS)＞Vref时，所述差分积分模块输出低电平；当(VCS+VFS)＜Vref时，所述差分积分模块输出高电平。需要说明的是，所述差分积分模块所输出的1-bit差分积分信号中高低电平所表示的模拟采样信号电压与参考电压之间的阶跃关系，应与差分积分模块内部电路结构，以及与差分积分模块连接的数模转换模块的电路结构相关，而非限定于利用本申请各示例电路结构而产生的差分积分信号的波形形式。

由于所输出的高低电平的差异与所采用的电路器件、内部基准电压等相关，为便于差分积分模块中的部分电路器件准确响应反馈的差分积分信号，在一些示例中，所述差分积分模块采用以下结构输出差分积分信号。请参阅图3，其显示为所述差分积分模块在一实施例中的结构示意图。所述差分积分模块包括第一信号处理子模块212、第二信号处理子模块213、积分子模块214和比较子模块215。在此，所述第一信号处理子模块212和第二信号处理子模块213构成所述积分子模块214的反馈机制。所述第一信号处理子模块212和第二信号处理子模块213分别基于反馈的差分积分信号对模拟采样信号电压和参考电压进行全差分处理，以供积分子模块214和比较子模块215进行积分处理并输出1-bit差分积分信号，所述1-bit 差分积分信号的波形与数模转换模块的电路结构相关，以便藉由数模转换模块将1-bit差分积分信号转换成能够描述模拟采样信号CS经低通滤波处理后的低通滤波信号COMP。

在此，为实现模拟采样信号的电压经由公式(VCS±VFS)处理后与参考电压Vref进行积分处理，所述第一信号处理子模块和第二信号处理子模块基于差分积分信号具有对阶跃电压相反的选择。为此，所述第一信号处理子模块包括：第一开关子模块和第一运算子模块。其中，所述第一开关子模块用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或数字地。所述第一运算子模块用于获取负载侧的模拟采样信号，并将所述第一开关子模块所输出的电压与模拟采样信号的电压进行差分处理。所述第二信号处理子模块包括：第二开关子模块和第二运算子模块。其中，第二开关子模块用于在所反馈的差分积分信号的控制下选择输出预设阶跃电压或数字地。第二运算子模块用于将所述第二开关子模块所输出的电压与预设参考电压进行差分处理。

在此，第一运算子模块和第二运算子模块包含减法器，用以进行基于电压的差分运算。第一开关子模块和第二开关子模块可具有镜像结构的开关器件组，或具有相同结构的开关器件组且两个开关子模块之一包含反相器，所述反相器用于将反馈的差分积分信号进行反相处理，以使两个开关子模块受互反的控制信号控制。

例如，若经反馈的差分积分信号为高电平，则所述第一开关子模块基于所述高电平选择输出阶跃电压VFS，第一运算子模块执行将参考电压Vref与阶跃电压VFS进行差分处理；同时，第二开关子模块基于所述高电平输出数字地，第二运算子模块选择执行将参考电压Vref与数字地进行差分处理。若经反馈的差分积分信号为低电平，则所述第一开关子模块基于所述低电平选择输出数字地，第一运算子模块执行将参考电压Vref与数字地进行差分处理；同时，第二开关子模块基于所述低电平输出阶跃电压VFS，第二运算子模块选择执行将参考电压Vref与阶跃电压VFS进行差分处理。

在一些实施方式中，所述差分积分模块还包括互反控制信号生成子模块。请参阅图16，其显示为所述差分积分模块在又一实施方式的结构示意图。所述互反控制信号生成子模块基于1-bit差分积分信号而产生互反的第一控制信号和第二控制信号；所述第一信号处理子模块在所述第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理；所述第二信号处理子模块在所述第一控制信号的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号。

需要说明的是，受互反控制信号生成子模块、第一信号处理子模块、第二信号处理子模块、积分子模块和比较子模块以及数模转换模块的电路结构所反映的信号逻辑关系约束，我们认为本申请所描述的1-bit差分积分信号可被反相等处理，经处理后的1-bit差分积分信号均应视为能够表示模拟采样信号电压与参考电压之间的阶跃关系。本领域技术人员可通过调整1-bit差分积分信号的相位或者数模转换模块中的电路结构，将1-bit差分积分信号转换成能够描述模拟采样信号CS经低通滤波处理后的低通滤波信号COMP。

其中，所述互反控制信号生成子模块用于按照差分积分信号(即1-bit差分积分信号)产生互反的第一控制信号和第二控制信号。在此，所述互反控制信号生成子模块以差分积分信号为反馈信号分别向第一信号处理子模块和第二信号处理子模块输出差分的控制信号，即第一控制信号和第二控制信号。其中，所述互反控制信号生成子模块的输入端所接收的差分积分信号可以是与向数模转换模块输出的信号波形相同或相反。在一些示例中，所述互反控制信号生成子模块位于差分积分模块的末端，将其前级电路器件(组)所输出的1-bit差分积分信号进行反相处理，并将前级电路器件所输出的差分积分信号和反相处理后的差分积分信号分别作为第一控制信号和第二控制信号；所输出的第一控制信号和第二控制信号分别传递至第一信号处理子模块212和第二信号处理子模块213。例如，请参阅图4，其显示为基于图 16所示结构而提供的所述差分积分模块在一实施例中的电路结构示意图，所述互反控制信号生成子模块211包括反相器，所述反相器与比较子模块215中比较器的输出端相连；其中所述第一信号处理子模块212和第二信号处理子模块213分别与所述反相器的输出端和输入端相连。在又一示例中，所述互反控制信号生成子模块位于第一信号处理子模块212或第二信号处理子模块213所在电路支路中。例如，请参阅图5，其显示为基于图16所示结构而提供的所述差分积分模块在又一实施例中的电路结构示意图，所述互反控制信号生成子模块211 包括反相器，所述反相器位于比较子模块215中比较器的输出端与第二信号处理子模块213 之间的电路支路上；其中所述第一信号处理子模块212接收来自比较器的输出端所输出的差分积分信号，并将其作为第一控制信号；所述第一信号处理子模块212接收来自反相器所输出的经反相处理的差分积分信号，并将其作为第二控制信号。

需要说明的是，藉由反相器的输入端和输出端提供互反控制信号的方式仅为举例，而非对本申请的限制。事实上，所述互反控制信号生成子模块还可以包含利用1-bit差分积分信号的高电平(或低电平)进行开关控制的开关器件(组)，并基于开关器件(组)的通断产生互反的第一控制信号和第二控制信号。在此不一一详述。

所述第一信号处理子模块212用于在第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理，以输出第一差分信号。在此，在所述第一控制信号为有效电平(如高电平)时，所述第一信号处理子模块将所述模拟采样信号与预设的阶跃电压进行差分处理；在所述第一控制信号为无效电平(如低电平)时，所述第一信号处理子模块212将所述模拟采样信号与地电压进行差分处理，或者说所述第一信号处理子模块212直接输出所述模拟采样信号至积分子模块。其中，所述阶跃电压可由一内部基准电压提供，或者藉由所述第一控制信号的有效电平电压提供。如图4或图5所示，所述第一信号处理子模块212包含第一开关子模块和第一运算子模块，其中，所述第一开关子模块包含开关组件，其受第一控制信号控制并在由一基准电压提供的阶跃电压VFS和数字地之间选择，再由所述第一运算子模块中的减法器将所获取的模拟采样信号与由所述第一控制信号选择的VFS或数字地进行差分处理，并输出第一差分信号。

与所述第一信号处理子模块212相似，所述第二信号处理子模块213用于在所述第二控制信号的控制下将预设的参考电压与预设阶跃电压进行差分处理，以输出第二差分信号。在此，由于第一控制信号和第二控制信号为互反信号，如此，在所述第二控制信号为有效电平 (如高电平)时，所述第二信号处理子模块213将所述模拟采样信号与预设的阶跃电压进行差分处理；在所述第二控制信号为无效电平(如低电平)时，所述第二信号处理子模块213 将所述模拟采样信号与地电压进行差分处理，或者说所述第二信号处理子模块直接输出所述参考电压至积分子模块。其中，所述阶跃电压与第一信号处理子模块中的阶跃电压相同。如图4或图5所示，所述第二信号处理子模块213包含第二开关子模块和第二运算子模块。其中，所述第二开关子模块中的开关组件受第二控制信号控制并在阶跃电压VFS和数字地之间选择，再由所述第二运算子模块中的减法器将所述参考电压与由所述第二控制信号选择的VFS或数字地进行差分处理，并输出第二差分信号。

由于第一控制信号和第二控制信号为互反信号，则第一差分信号是由模拟采样信号与阶跃电压VFS的减法处理得到的，对应地，第二差分信号是预设的参考电压与数字地的减法处理得到的；以及第一差分信号是由模拟采样信号与数字地的减法处理得到的，对应地，第二差分信号是预设的参考电压与阶跃电压VFS的减法处理得到的。所述第一信号处理子模块212 和第二信号处理子模块213利用互反的控制信号实现针对模拟采样信号电压上升变化和下降变化采用不同差分处理方式的目的。

所述积分子模块214用于接收上述任一对第一信号处理子模块和第二信号处理子模块所输出的第一差分信号和第二差分信号，并将所述第一差分信号和第二差分信号进行积分处理。在此，当所述第一信号处理子模块212和第二信号处理子模块213依据相应控制信号向所述积分子模块提供两个差分信号的电压分别为(VCS-VFS)和Vref时，所述积分子模块214对 (VCS-VFS)和Vref进行积分处理，当所述第一信号处理子模块212和第二信号处理子模块213 依据相应控制信号向所述积分子模块214提供两个差分信号的电压分别为(Vref-VFS)和VCS时，所述积分子模块214对(Vref-VFS)和VCS进行积分处理。所述积分子模块214可以单信号或多信号表示对两个差分信号的积分信号。

在一些实施例中，为了更灵敏的识别所述积分子模块214输出的积分信号，所述积分子模块214包括双输出积分器。其中，所述双输出积分器的正负输入端接收第一差分信号和第二差分信号，基于对所接收的信号电压的比较，所述双输出积分器利用正负输出端的高低电平来描述在单位时长模拟采样信号的积分情况。例如，如图4所示，所述双输出积分器的正向输入端接收第一差分信号，负向输入端接收第二差分信号，若第一差分信号的电压大于第二差分信号的电压，则双输出积分器负输出端所输出的信号电压低于正输出端所输出的信号电压，若第一差分信号的电压小于等于第二差分信号的电压，则双输出积分器负输出端所输出的信号电压高于正输出端所输出的信号电压。所述积分子模块214所输出的高低电平信号用于描述对应模拟采样信号的积分信号。所述积分子模块214将所输出的高低电平信号传递给比较子模块215。

所述比较子模块215用于将所述积分子模块214所输出的信号进行比较，并基于比较结果输出差分积分信号。所述比较子模块215包括比较器，所述比较器基于单位时长输出比较结果。所述比较器的正负输入端分别接收积分子模块所输出的高低电平信号，并根据接收高低电平信号的正负输入端的电压输出1位的数字信号至此，所述比较器所输出的1位数字信号作为所述差分积分模块将模拟采样信号进行差分积分处理后输出的1-bit差分积分信号。或者所述比较子模块还包括反相器，用以将比较器所输出的1位数字信号进行反相处理，经反相处理后的1位数字信号作为1-bit差分积分信号予以输出。例如，如图4或图5所示，所述比较子模块中的比较器采用锁存比较器，该锁存比较器的正输入端与积分子模块中积分器的负输出端相连，锁存比较器的负输入端与积分器的正输出端相连，所述锁存比较器还基于单位时长的脉冲信号控制输出1位的数字信号。其中，图4或图5中的锁存比较器所输出的1 位的数字信号经反相器处理后输出差分积分模块的1-bit差分积分信号SEL。为了简化电路结构，所述反相器与互反控制信号生成子模块中的反相器共用。这使得第一控制信号和第二控制信号分别来自于所共用的反相器输入端和输出端。

需要说明的是，上述积分子模块与比较子模块的双信号连接的方式仅为举例，而非对本申请的限制。事实上，也可以将比较器的正输入端连接积分器的正输出端，以及负输入端连接积分器的负输出端，并通过调整后续的信号逻辑来输出与图4所示示例相同的1-bit差分积分信号。除此之外，本领域技术人员也可以采用单位时长的脉冲信号控制其他模拟或数字电路器件进行全差分积分处理并输出1-bit差分积分信号。

所述数模转换模块用于按照所述单位时长将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在此，请参阅图6，其显示为所述数模转换模块的结构示意图。其中，所述数模转换模块包括加减法计数子模块和数模转换子模块。其中，所述加减法计数子模块对所接收的1-bit 差分积分信号进行累计计数。其中，所述加减法计数子模块为M位输出。在计数期间，所述加减法计数子模块按照所述单位时长采样所述差分积分信号，当所采样的差分积分信号为高电平时，所述加减法计数子模块执行加法操作，当所采样的差分积分信号为低电平时，所述加减法计数子模块执行减法操作。每个加法操作或减法操作后的累计数值以M位二进制的数字信号输出至数模转换子模块。所述数模转换子模块依据所接收的M位二进制二进制数字信号生成对应的电压信号，所述电压信号即为低通滤波信号COMP。

例如，请参阅图7，其显示为低通滤波器在一实施方式中的电路示意图。在第(n+1)个单位时长内，所述差分积分模块的工作过程如下所示，当差分积分模块在第n个单位时长所输出的1-bit差分积分信号SEL为高电平时，第一信号处理子模块212在反相的SEL(即低电平)的控制下，将所获取的模拟采样信号与数字地相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即高电平)的控制下，将预设的参考电压与阶跃电压VFS相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块214的正输入端和负输入端，经积分子模块214中的双输出积分器处理后，若积分子模块214的负输出端的电压高于正输出端的电压，经比较子模块215比较输出高电平信号，该高电平信号为反相的 SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

以在第(n+2)个单位时长内，且第(n+1)单位时长内所输出的SEL信号为低电平为例，所述差分积分模块的工作过程如下所示，第一信号处理子模块212在反向的SEL(即高电平) 的控制下，将所获取的模拟采样信号与阶跃电压VFS相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即低电平)的控制下，将预设的参考电压与数字地相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块214的正输入端和负输入端，经积分子模块214中的双输出积分器处理后，若积分子模块214的负输出端的电压高于正输出端的电压，经比较子模块比较输出高电平信号，该高电平信号为反向的SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

数模转换模块中的加减法计数子模块对所接收的1-bit差分积分信号SEL进行累计计数。在计数期间，所述加减法计数子模块按照所述单位时长采样所述差分积分信号，当所采样的差分积分信号为高电平时，所述加减法计数子模块执行加法操作，当所采样的差分积分信号为低电平时，所述加减法计数子模块执行减法操作。所述数模转换子模块依据所接收的M位二进制二进制数字信号生成对应的低通滤波信号COMP。

经过反复执行上述全差分积分处理以及加减累计计数的过程，所述差分积分模块输出 1-bit数字的差分积分信号。通过一段时间对模拟采样信号的全差分积分处理，如果VCS和Vref的差值接近正满量程，比较器输出中的“1”将明显多于“0”；同样，如果VCS和Vref差值接近负满量程，比较器输出中的“0”将明显多于“1”。如果VCS和Vref接近相等，则“1”和“0”的数量大致相等。请参阅图8，其显示为图7的低通滤波器输入和输出的信号波形示意图。其中，输入的模拟采样信号CS描述了低通滤波器采样自负载侧的模拟采样信号，COMP信号描述了经所述低通滤波器滤波处理后的滤波信号。其中，在t1至t2期间，即模拟采样信号 CS的电压大于参考电压Vref期间，根据差分积分模块的全差分积分处理，1-bit差分积分信号 SEL中表示(VCS-VFS)＞Vref的低电平将明显多于表示(Vref-VFS)＞VCS的高电平，使得经数模转换模块加减累计计数后，所输出的COMP信号逐渐降低；在t2至t3期间，即模拟采样信号 CS的电压小于等于参考电压Vref期间，根据差分积分模块的全差分积分处理，1-bit差分积分信号SEL中表示(Vref-VFS)＞VCS的高电平将明显多于表示(VCS-VFS)＞Vref的低电平。这使得经数模转换模块加减累计计数后，所输出的COMP信号逐渐升高。由此得到与利用大电容设计的低通滤波器所输出的低通滤波信号的波形相似、相位不同的低通滤波信号COMP。

藉由图7和图8所示可知，利用差分积分模块的电路原理得到其中，为比较子模块输出高电平(或低电平)的占比平均值。由此可见，所述差分积分模块利用VFS描述了所获取的模拟采样信号相对于Vref的1为数字的差分积分信号。为还原模拟采样信号CS的低通滤波信号，所述差分积分模块将所输出的1-bit 差分积分信号传递给数模转换模块。

在利用交流电向负载提供直流供电的驱动系统中，所述低通滤波器所输出的滤波信号在交直流转换后的驱动系统中用来做反馈信号或内部基准信号等。以LED灯及其驱动系统为例并推及至其他利用开关电路调整功率转换电路中电流变化，进而向负载提供稳定供电的驱动系统，本申请还提供一种开关控制电路。所述开关控制电路用于控制一开关电路，其中，所述开关电路用于控制供电母线向负载提供供电。

请参阅图9，其显示为本申请开关控制电路在一实施方式中的结构示意图。所述开关控制电路31包括：低通滤波单元311和控制单元312。

所述低通滤波单元311可采用前述任一种示例所描述的低通滤波器，或者基于上述各示例的技术思想而构建的其他低通滤波器。所述低通滤波单元311以负载侧的模拟采样信号为输入的模拟采样信号，并将所输出的滤波信号提供给控制单元312。

其中，所述模拟采样信号由与所述开关控制电路相连的采样单元35提供。请参阅图10，其显示为驱动系统在一实施方式中的电路结构示意图，其中的采样单元35位于负载供电线路上且采样负载供电线路相对于数字地的模拟采样信号CS。

需要说明的是，上述采样单元仅为举例，根据开关电路在负载供电线路的位置，所述采样单元还可以采样负载供电线路上其他电路区段的模拟采样信号。

所述低通滤波单元311利用上述低通滤波器的电路结构，数字化所述模拟采样信号的电压与预设参考电压的差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号，传递给控制单元312。

所述控制单元312用于基于所述模拟的滤波信号计时所述开关电路的导通时长，当导通时长计时结束时，控制所述开关电路断开。

在此，所述控制单元312将所接收的滤波信号的电压VCOMP作为一门限电压，并在开关电路导通时由内部电路进行导通计时，并将所计时长用电压信号方式描述，当用于反映所计时长的电压信号的电压达到所述门限电压VCOMP时，所述控制单元控制开关电路断开。在一些示例中，如图10所示，所述控制单元包括断开逻辑信号生成模块314和控制模块315。

所述断开逻辑信号生成模块314接收所述滤波信号以及接收经反馈的开关电路的导通信号，用于在所述开关电路导通时开始计时，当基于所述模拟的滤波信号确定导通时长计时超时时，输出断开逻辑信号。其中，所述断开逻辑信号生成模块连接控制单元的输出端，以接收用于控制开关电路导通或断开的控制信号，所述控制信号以高低电平分别表示断开信号和导通信号。或者，所述断开逻辑信号生成模块314连接开关电路中驱动单元的输出端，所述输出端所输出的高低电平分别表示驱动信号和无驱动信号，其中，所述断开逻辑信号生成模块314将驱动信号作为导通信号，以及将无驱动信号作为断开信号。

当所述断开逻辑信号生成模块314接收到由断开信号向导通信号变化的跳变沿时，开始进行导通计时并产生对应导通计时时长的电压信号，当所述电压信号的电压达到所述滤波信号的电压时，输出断开逻辑信号。为此，所述断开逻辑信号生成模块314包括计时电路模块、比较电路模块(均未于图示)。其中，所述计时电路模块在接收到所述导通信号时，开始启动内部计时，并在计时期间内输出对应计时时长的电压信号(如斜坡信号或阶梯信号)。例如，所述计时电路模块包括用于计时的电容和充电控制子模块。当接收到导通信号时，所述断开逻辑信号生成模块中的充电控制子模块被调控，以使所述电容按照电压-时间呈线性关系进行充电，所述电容输出充电期间的电压信号；比较电路模块的一个输入端接收滤波信号另一个输入端接收所述电压信号，并当电压信号的电压达到滤波信号的电压时，比较电路模块输出断开逻辑信号。例如，比较电路模块比较其负输入端所接收的滤波信号的电压与正输入端所接收的反映电容充电的电压信号的电压，当电压信号的电压达到滤波信号的电压时，比较电路模块输出高电平。

当所述开关电路断开时，所述断开逻辑信号生成模块314复位所述导通计时。在一些示例中，所述断开逻辑信号生成模块314在输出断开逻辑信号的同时，复位所述导通计时。在另一些示例中，所述断开逻辑信号生成模块314根据所反馈的开关电路的断开信号复位所述导通计时。例如，所述计时电路模块中放电控制子模块基于断开逻辑信号或断开信号对电容放电。

需要说明的是，上述断开逻辑信号生成模块的结构仅为举例而非对本申请的限制。所述断开逻辑信号生成模块还可以采用计数时钟周期的计数电路模块、数模转换电路模块、比较电路模块和复位电路模块进行导通计时。其中，当计数电路模块接收到导通信号时开始计数时钟信号的周期数，并由M位的数模转换电路模块将所计周期数转换成对应电压信号，再由比较电路模块比较该电压信号的电压和滤波信号的电压，当电压信号的电压达到滤波信号的电压时输出断开逻辑信号。当复位电路模块接收到断开信号时复位计数电路模块。在此，本领域技术人员应该理解，根据滤波信号进行导通计时并输出断开逻辑信号的电路结构均应视为本申请断开逻辑信号生成模块的具体示例。

所述断开逻辑信号生成模块314所输出的断开逻辑信号传递给控制模块315。所述控制模块315用于基于所述断开逻辑信号控制所述开关电路断开。例如，如图10所示，开关电路32中基于栅极驱动的开关单元和驱动单元，所述控制模块315包含触发器(未予图示)，其中，触发器的复位端连接所述断开逻辑信号生成模块，并当接收到断开逻辑信号时，复位触发器使得触发器向开关电路输出低电平(即断开信号)。

需要说明的是，所述控制模块315输出断开信号的方式仅为举例，而非对本申请的限制。事实上根据开关电路中开关单元(如开关功率管)执行断开操作所需的电信号电压，所述控制模块315予以对应输出断开信号。

在应用于如LED灯的驱动系统中，为向LED灯提供稳定供电，驱动系统中包含功率转换电路35，其藉由开关电路的导通和断开操作所引起电流变化进行电磁振荡，并向负载提供稳定供电。如图7所示，所述开关控制电路中的控制单元还集成有用于控制开关电路导通的导通逻辑信号生成模块313。

所述导通逻辑信号生成模块313用于检测与所述开关电路32相连的功率转换电路33中的退磁操作，并基于所检测到的退磁检测信号输出导通逻辑信号。

在此，所述导通逻辑信号生成模块313通过检测能够反映功率转换电路33中电感电流的电信号检测电感退磁结束时刻，并根据所检测到的退磁检测信号输出导通逻辑信号。其中，所述导通逻辑信号生成模块313所检测的电信号可以是低通滤波单元311所获取的模拟采样信号，或自开关电路32获取的电信号。

为此，所述导通逻辑信号生成模块313包括退磁检测子模块(未予图示)。所述退磁检测子模块用于检测与所述开关电路相连的功率转换电路中的退磁操作并生成退磁检测信号。在此，所述退磁检测子模块可通过检测电信号的电压谷值的方式确定退磁操作的结束时刻，并在检测到退磁结束时产生退磁检测信号(或将使维持有效的退磁检测信号转为无效)。所述退磁检测信号可被作为导通逻辑信号输出至控制模块315。

所述控制模块315基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通。例如，所述控制模块315包含触发器，触发器的复位端接收断开逻辑信号，置位端接收导通逻辑信号，当导通逻辑信号有效时控制开关电路导通，当断开逻辑信号有效时控制开关电路断开。

在一些实施例中，为匹配负载供电需求与功率转换电路所能提供的供电能力，所述导通逻辑信号生成模块313在检测到退磁检测信号的同时或在此之后还开始一延时计时，并基于所产生的退磁检测信号和延时检测信号输出导通逻辑信号。为此，所述导通逻辑信号生成模块除了包含上述退磁检测子模块外，还包括导通延时子模块和导通逻辑信号生成子模块(均未于图示)。

其中，所述导通延时子模块用于基于所述开关电路的断开信号开始延时计时，并在延时计时结束时输出延时检测信号。在此，所述导通延时子模块可在接收到反馈的断开信号时启动延时计时，或者在接收到断开信号和退磁检测信号后启动延时计时，以及在延时计时结束时，输出延时检测信号。其中，根据负载供电需求与功率转换电路所能提供的供电能力的匹配情况，所述延时计时的时长可以长于或短于退磁检测的时长。

其中，参考断开逻辑信号生成模块的电路结构，所述导通延时子模块在进行延时计时期间产生对应延时计时的电压信号，并根据预设的门限电压、经检测负载采样信号而确定的门限电压、或根据前级电路输出的调节信号(如PWM信号)而确定的门限电压，当确定当所产生的电压信号的电压达到门限电压时，确定延时计时结束并输出延时检测信号。

参考断开逻辑信号生成模块的电路结构，所述导通延时子模块基于所产生的延时检测信号或经反馈的断开信号复位内部的延时计时。

所述导通逻辑信号生成子模块用于基于所接收的退磁检测信号和延时检测信号的控制逻辑，输出导通逻辑信号。在此，所述导通逻辑信号生成子模块中包含按照预设逻辑而构建的逻辑器件组，当检测到退磁检测信号和延时检测信号均有效时，输出导通逻辑信号。其中，所述逻辑器件包括但不限于以下至少一种或多种组合：与门、或门、与非门、非门、编码器、解码器、选择器、锁存器等。例如，所述导通逻辑信号生成子模块包含与门和锁存器，所述锁存器基于退磁检测信号输出锁存信号，与门接收锁存器所提供的锁存信号和延时检测信号，当该锁存信号和延时检测信号均为高电平时输出高电平，即导通逻辑信号。

所述导通逻辑信号生成子模块所生成的导通逻辑信号传输至控制模块，所述控制模块基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通。

以图10为例，所述开关控制电路31用于控制开关电路32，其中，所述开关电路32用于调整功率转换电路33中的电流以向负载提供稳定供电。所述开关控制电路31的结构包括：低通滤波单元311和控制单元，其中，所述低通滤波单元311包括差分积分模块和数模转换模块。其中，结合图4，所述差分积分模块包括：互反控制信号生成子模块211、第一信号处理子模块212、第二信号处理子模块213、积分子模块214和比较子模块215。再参考图7，所述控制单元包括：断开逻辑信号生成模块314、导通逻辑信号生成模块313和控制模块315。

所述低通滤波单元311获取连接在负载和数字地之间的采样单元35所提供的模拟采样信号。参考图7，在第(n+1)个单位时长内，所述低通滤波单元311(对应图7所描述的低通滤波器)中的差分积分模块输出第n个单位时长的差分积分信号SEL为高电平时，互反控制信号生成子模块211向第一信号处理子模块212提供反向的SEL信号(即低电平)，第一信号处理子模块212在反相的SEL的控制下，将所获取的模拟采样信号与数字地相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即高电平)的控制下，将预设的参考电压与阶跃电压VFS相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块的正输入端和负输入端，经积分子模块中的双输出积分器处理后，若积分子模块的负输出端的电压高于正输出端的电压，经比较子模块比较输出高电平信号，该高电平信号为反相的SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

以在第(n+2)个单位时长内，且第(n+1)单位时长内所输出的SEL信号为低电平为例，所述差分积分模块中的第一信号处理子模块212在反相的SEL(即高电平)的控制下，将所获取的模拟采样信号与阶跃电压VFS相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即低电平)的控制下，将预设的参考电压与数字地相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块214的正输入端和负输入端，经积分子模块214中的双输出积分器处理后，若积分子模块214的负输出端的电压高于正输出端的电压，经比较子模块215比较输出高电平信号，该高电平信号为反相的SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

通过重复上述过程，SEL信号为1-bit差分积分信号，所述SEL信号传输至数模转换模块，并由其中的加减法计数子模块对所述SEL信号进行累计计数。其中，参考图4，所述加减法计数子模块为M位输出(N>1)。在计数期间，所述加减法计数子模块按照所述单位时长采样所述1-bit差分积分信号(即SEL信号)，当所述1-bit差分积分信号为高电平时，所述加减法计数子模块执行加法操作，当所述1-bit差分积分信号为低电平时，所述加减法计数子模块执行减法操作。每个加法操作或减法操作后的累计数值以M位二进制的数字信号输出至数模转换子模块。所述数模转换子模块依据所接收的M位二进制二进制数字信号生成对应的电压信号，所述电压信号即为低通滤波信号COMP。

所述低通滤波单元311将所述COMP信号传输至控制单元中的断开逻辑信号生成模块 314，所述断开逻辑信号生成模块314根据反馈的所述开关电路32的导通信号开始导通计时，并根据导通计时时长产生对应电压信号RAMP，将所述电压信号RAMP与低通滤波信号 COMP进行电压比较，当所述电压信号RAMP的电压达到低通滤波信号COMP的电压时，输出断开逻辑信号。控制模块315在检测到断开逻辑信号时控制开关电路32断开。

在开关控制电路31运行期间，导通逻辑信号生成模块313始终检测所述模拟采样信号的电压，当所述模拟采样信号的电压达到预设谷值门限电压时确定功率转换电路33的退磁操作结束，并输出退磁检测信号，所述退磁检测信号作为导通逻辑信号被传输至控制模块。所述控制模块315根据所述导通逻辑信号控制开关电路32导通。

采用上述各示例所提供的低通滤波器，所述开关控制电路可被集成在芯片中。请参阅图 11，其显示为所述芯片的封装示意图。其中，所述芯片包含多个引脚，其中，所述引脚包括：用于采集模拟采样信号的第一引脚(CS)、用于接地的第二引脚(GND)、用于输出控制信号的第三引脚(DRV)等。当上述开关控制电路中的恒压电源为外置电源时，所述芯片还包含用于连接恒压电源的第四引脚(Vt)。其中，所述第一引脚可基于如图7及其相应描述所示连接采样单元。所述开关控制电路通过第三引脚(DRV)连接开关电路中的输入端。例如，所述开关控制电路通过第三引脚连接开关电路中驱动单元的控制端(如使能端)或输入端。

在一些实施方式中，所述开关控制电路可与所述开关电路中的驱动单元集成在一芯片中。其中，所述驱动单元用于在所述开关控制电路的控制下驱动位于负载供电线路上的开关单元。在此，所述驱动单元包括驱动放大器。如图10所示，经驱动放大器放大的电信号驱动开关单元中开关功率管的栅极，以使开关功率管的栅漏极之间电压达到开关功率管的导通电压。对应地，集成有所述开关控制电路和驱动单元的芯片除包含上述第一、第二和第三引脚外，还至少包括：用于连接开关单元输入端以输出驱动信号的第四引脚等。

在又一些实施方式中，所述功率控制电路和开关电路被集成在一芯片中。即，所述开关电路中的驱动单元和开关单元均被集成在芯片中，根据上述开关控制电路与驱动单元、开关单元的连接示例，所述芯片的引脚包括：上述第一引脚、第二引脚，以及用于将开关单元的输入端和输出端接入供电母线的第五引脚和第六引脚。

需要说明的是，上述任一示例中的开关单元还可以包括三极管(BJT)，结型场效应晶体管(JFET)，耗尽型(depletion)MOS功率管，可控硅调光器等中的任一种。

还需要说明的是，所述芯片中还集成有用于向开关控制电路提供时钟信号的时钟信号发生器，用于向开关控制电路提供参考电压等的恒压源等。

以LED照明设备为例，所述LED照明设备中包含LED灯(即负载)、整流电路、开关电路、功率转换电路和开关控制电路等。其中，所述开关控制电路、或者开关控制电路和至少部分开关电路被集成在芯片中。所述芯片通过上述各示例所提供的引脚与外部电路连接。

请参阅图12，其显示为本申请驱动系统的一种结构示意图，为此本申请还提供一种采用包含上述开关控制电路的芯片而构建的驱动系统。所述驱动系统可用于驱动LED灯。所述驱动系统包括整流电路41、开关电路43、功率转换电路45和芯片42。

所述整流电路41用于将所接入的交流电进行整流处理并输出至供电母线。如图9所示，所述整流电路包括由二极管构成的整流桥和电容，其将交流电整流为半正弦波形供电输出至供电母线。所述开关电路、功率转换电路、芯片和被驱动的负载(如LED灯)均通过供电母线所提供的供电运行。

所述开关电路43在所述芯片控制下导通或断开接入所述供电母线的线路回路(即负载供电线路)。其中，所述开关电路包括驱动单元和开关单元。其中所述驱动单元举例包括驱动放大器，驱动放大器的输入端接收驱动控制信号，输出端连接开关单元。所述开关单元举例包括开关功率管，开关功率管的栅极连接驱动放大器的输出端，漏极和源极接入供电母线。在此，所述开关单元还可以包括三极管(BJT)，结型场效应晶体管(JFET)，耗尽型(depletion)MOS 功率管，可控硅调光器等中的任一种。

在所述开关电路43的导通/断开控制下，位于所述线路回路上的功率转换电路45产生电流振荡，并基于振荡电流向负载供电。其中所述功率转换电路45举例包括LC功率转换电路。

在开关电路和功率转换电路所接入的线路回路上，还设有为所述芯片提供模拟采样信号的采样单元。如图12所示，所述采样单元44设置于开关电路43和功率转换电路45之间。所述芯片42通过第一引脚CS连接所述采样单元44。在一些示例中，所述芯片42一方面通过数字化所述模拟采样信号的电压与预设参考电压的差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号；在开关电路导通期间，所述芯片42基于所述模拟的滤波信号计时开关电路的导通时长，当导通时长计时超时时，控制所述开关电路43断开。另一方面通过检测所述模拟采样信号检测功率转换电路退磁操作结束时刻，并在开关电路43断开期间，基于所检测到的对应退磁操作结束时刻的退磁检测信号控制开关电路43导通。

在此，根据前述芯片示例，所述驱动系统中的开关电路或者所述开关电路集成在所述芯片中。由此减少外部电器件的组合。

请参阅图13，其显示为本申请低通滤波方法在一实施方式中的流程图。所述低通滤波方法可由前述任一示例所描述的低通滤波器或能够执行所述低通滤波方法的其他低通滤波器来执行。

在步骤S110中，获取负载侧的模拟采样信号。其中，所述模拟采样信号由与所述开关控制电路相连的采样单元提供。例如，如图7所示，所述采样单元35位于负载供电线路上且采样负载供电线路相对于数字地的模拟采样信号CS。所述开关控制电路31连接采样单元以获取所述模拟采样信号CS。

在步骤S120中，数字化所述模拟采样信号的电压与预设参考电压的差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在此，所述开关控制电路中的低通滤波单元按照基于时钟信号而设置的单位时长，将所获取的模拟采样信号进行差分积分处理，得到用高低电平形式表示的、单位时长内模拟采样信号变化的差分积分信号。其中，所述单位时长可以是一个或N个时钟信号周期，N＞1。为衔接上下级电路器件，所述低通滤波单元所输出的信号需是可被模拟电器件处理的电信号。为此，所述低通滤波单元将经差分积分处理的模拟采样信号进行累计计数，得到以单位时长为电压变化单位的滤波信号。其中，所述滤波信号反映了将所获取的模拟采样信号进行低通滤波后的电信号。根据实际电路设计需要，所述低通滤波单元可基于电路的分辨率设置时钟信号的频率和所述低通滤波器内部的一些基准电压(如阶跃电压、电压幅值)，以及选取模拟和数字器件等。根据上述信号处理方式，所述低通滤波单元可为一阶低通滤波器、或二阶低通滤波器等。

在一些实时方式中，根据直流驱动的电路设备中经整流的交流电波形，以及由所述电路设备驱动的负载供电的波形均包含周期性的半正弦包络的特点，所述步骤S120包括采用全差分积分方式对所获取的模拟采样信号进行低通滤波处理的方式，具体如下：

在步骤S121中，按照以单位时长反馈的差分积分信号，将所述模拟采样信号的电压与预设参考电压进行全差分积分处理，并输出1-bit差分积分信号。

在此，由于半正弦包络的波形包含单调上升部分和单调下降部分，所述低通滤波单元依据(VCS±VFS)与参考电压Vref的差分积分处理，构建利用前一单位时长的差分积分信号选择利用模拟采样信号与阶跃电压、或参考电压与阶跃电压来进行差分处理的电路结构，以及构建将差分处理后的两信号进行积分处理的电路结构，以得到利用高低电平描述的、且按照单位时长输出的1位数字化的差分积分信号。其中，VCS为所获取的模拟采样信号的电压；VFS为所述阶跃电压，其中，所述阶跃电压可由一内部基准电压提供，或者藉由差分积分信号的高电平电压提供。

在此，由于所述差分积分模块所输出的差分积分信号为1-bit数字的差分积分信号，其以高低电平方式描述经差分积分处理后所获取的模拟采样信号与参考电压之间的阶跃变化。例如，当(VCS-VFS)＞Vref时，所述差分积分模块输出低电平；当(VCS+VFS)＜Vref时，所述差分积分模块输出高电平。需要说明的是，所述差分积分模块所输出的1-bit差分积分信号中高低电平所表示的模拟采样信号电压与参考电压之间的阶跃关系，应与差分积分模块内部电路结构，以及与差分积分模块连接的数模转换模块的电路结构相关，而非限定于利用本申请各示例电路结构而产生的差分积分信号的波形形式。

由于所输出的高低电平的差异与所采用的电路器件、内部基准电压等相关，为便于差分积分模块中的部分电路器件准确响应反馈的差分积分信号，如图3所示，所述低通滤波单元包括、第一信号处理子模块212、第二信号处理子模块213、积分子模块214和比较子模块215。在此，所述第一信号处理子模块212和第二信号处理子模块213构成所述积分子模块 214的反馈机制。所述第一信号处理子模块212和第二信号处理子模块213分别基于反馈的差分积分信号对模拟采样信号电压和参考电压进行全差分处理，以供积分子模块214和比较子模块215进行积分处理并输出1-bit差分积分信号，所述1-bit差分积分信号的波形与数模转换模块的电路结构相关，以便藉由数模转换模块将1-bit差分积分信号转换成能够描述模拟采样信号CS经低通滤波处理后的低通滤波信号COMP。

在此，为实现模拟采样信号的电压经由公式(VCS±VFS)处理后与参考电压Vref进行积分处理，所述第一信号处理子模块和第二信号处理子模块基于差分积分信号具有对阶跃电压相反的选择。为此，所述第一信号处理子模块包括：第一开关子模块和第一运算子模块。其中，所述第一开关子模块在所反馈的差分积分信号的控制下选择输出预设阶跃电压或数字地。所述第一运算子模块获取负载侧的模拟采样信号，并将所述第一开关子模块所输出的电压与模拟采样信号的电压进行差分处理。所述第二信号处理子模块包括：第二开关子模块和第二运算子模块。其中，第二开关子模块在所反馈的差分积分信号的控制下选择输出预设阶跃电压或数字地。第二运算子模块将所述第二开关子模块所输出的电压与预设参考电压进行差分处理。

在此，第一运算子模块和第二运算子模块包含减法器，用以进行基于电压的差分运算。第一开关子模块和第二开关子模块可具有镜像结构的开关器件组，或具有相同结构的开关器件组且两个开关子模块之一包含反相器，所述反相器用于将反馈的差分积分信号进行反相处理，以使两个开关子模块受互反的控制信号控制。

例如，若经反馈的差分积分信号为高电平，则所述第一开关子模块基于所述高电平选择输出阶跃电压VFS，第一运算子模块执行将参考电压Vref与阶跃电压VFS进行差分处理；同时，第二开关子模块基于所述高电平输出数字地，第二运算子模块选择执行将参考电压Vref与数字地进行差分处理。若经反馈的差分积分信号为低电平，则所述第一开关子模块基于所述低电平选择输出数字地，第一运算子模块执行将参考电压Vref与数字地进行差分处理；同时，第二开关子模块基于所述低电平输出阶跃电压VFS，第二运算子模块选择执行将参考电压Vref与阶跃电压VFS进行差分处理。

在一些实施方式中，所述差分积分模块还包括互反控制信号生成子模块。请参阅图16，其显示为所述差分积分模块在又一实施方式的结构示意图。所述互反控制信号生成子模块基于1-bit差分积分信号而产生互反的第一控制信号和第二控制信号；所述第一信号处理子模块在所述第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理；所述第二信号处理子模块在所述第一控制信号的差分积分信号的控制下将所述预设参考电压与所述阶跃电压进行差分处理，以输出第二差分信号。

需要说明的是，受互反控制信号生成子模块、第一信号处理子模块、第二信号处理子模块、积分子模块和比较子模块以及数模转换模块的电路结构所反映的信号逻辑关系约束，我们认为本申请所描述的1-bit差分积分信号可被反相等处理，经处理后的1-bit差分积分信号均应视为能够表示模拟采样信号电压与参考电压之间的阶跃关系。本领域技术人员可通过调整1-bit差分积分信号的相位或者数模转换模块中的电路结构，将1-bit差分积分信号转换成能够描述模拟采样信号CS经低通滤波处理后的低通滤波信号COMP。

在此，所述互反控制信号生成子模块基于1-bit差分积分信号产生互反的第一控制信号和第二控制信号，并分别反馈至前级的第一信号处理子模块和第二信号处理子模块。例如，如图4所示，所述互反控制信号生成子模块211包括反相器，并将反相器的输入端和输出端的两个信号分别作为第一控制信号和第二控制信号，其中，第一控制信号输出至第一信号处理子模块212，第二控制信号输出至第二信号处理子模块213。又如，如图5所示，所述互反控制信号生成子模块211位于第二信号处理子模块的电路支路上，其中所述第一信号处理子模块212接收来自比较器的输出端所输出的差分积分信号，并将其作为第一控制信号；所述第一信号处理子模块212接收来自反相器所输出的经反相处理的差分积分信号，并将其作为第二控制信号。

其中，所述第一信号处理子模块212在所述第一控制信号的控制下将所述模拟采样信号的电压与预设阶跃电压进行差分处理，以输出第一差分信号。在此，在所述第一控制信号为有效电平(如高电平)时，所述第一信号处理子模块212将所述模拟采样信号与预设的阶跃电压进行差分处理；在所述第一控制信号为无效电平(如低电平)时，所述第一信号处理子模块212将所述模拟采样信号与地电压进行差分处理，或者说所述第一信号处理子模块212 直接输出所述模拟采样信号至积分子模块。其中，所述阶跃电压可由一内部基准电压提供，或者藉由所述第一控制信号的有效电平电压提供。如图4或图5所示，所述第一信号处理子模块212包含第一开关子模块和第一运算子模块，其中，所述第一开关子模块包含开关组件，其受第一控制信号控制并在由一基准电压提供的阶跃电压VFS和数字地之间选择，再由所述第一运算子模块中的减法器将所获取的模拟采样信号与由所述第一控制信号选择的VFS或数字地进行差分处理，并输出第一差分信号。

与所述第一信号处理子模块212相似，所述第二信号处理子模块213在所述第二控制信号的控制下将预设的参考电压与预设阶跃电压进行差分处理，以输出第二差分信号。在此，由于第一控制信号和第二控制信号为互反信号，如此，在所述第二控制信号为有效电平(如高电平)时，所述第二信号处理子模块213将所述模拟采样信号与预设的阶跃电压进行差分处理；在所述第二控制信号为无效电平(如低电平)时，所述第二信号处理子模块213将所述模拟采样信号与地电压进行差分处理，或者说所述第二信号处理子模块213直接输出所述参考电压至积分子模块。其中，所述阶跃电压与第一信号处理子模块中的阶跃电压相同。如图4或图5所示，所述第二信号处理子模块213包含第二开关子模块和第二运算子模块。其中，所述第二开关子模块中的开关组件受第二控制信号控制并在阶跃电压VFS和数字地之间选择，再由所述第二运算子模块中的减法器将所述参考电压与由所述第二控制信号选择的VFS或数字地进行差分处理，并输出第二差分信号。

由于第一控制信号和第二控制信号为互反信号，则第一差分信号是由模拟采样信号与阶跃电压VFS的减法处理得到的，对应地，第二差分信号是预设的参考电压与数字地的减法处理得到的；以及第一差分信号是由模拟采样信号与数字地的减法处理得到的，对应地，第二差分信号是预设的参考电压与阶跃电压VFS的减法处理得到的。所述第一信号处理子模块和第二信号处理子模块利用互反的控制信号实现针对模拟采样信号电压上升变化和下降变化采用不同差分处理方式的目的。

所述低通滤波单元中的积分子模块214接收上述任一对第一信号处理子模块和第二信号处理子模块所输出的第一差分信号和第二差分信号，并将所述第一差分信号和第二差分信号进行积分处理。在此，当所述第一信号处理子模块212和第二信号处理子模块213依据相应控制信号向所述积分子模块214提供两个差分信号的电压分别为(VCS-VFS)和Vref时，所述积分子模块214对(VCS-VFS)和Vref进行积分处理，当所述第一信号处理子模块212和第二信号处理子模块213依据相应控制信号向所述积分子模块214提供两个差分信号的电压分别为 (Vref-VFS)和VCS时，所述积分子模块214对(Vref-VFS)和VCS进行积分处理。所述积分子模块 214可以单信号或多信号表示对两个差分信号的积分信号。

在一些实施例中，为了更灵敏的识别所述积分子模块输出的积分信号，所述积分子模块 214包括双输出积分器。其中，所述双输出积分器的正负输入端接收第一差分信号和第二差分信号，基于对所接收的信号电压的比较，所述双输出积分器利用正负输出端的高低电平来描述在单位时长模拟采样信号的积分情况。例如，如图4或图5所示，所述双输出积分器的正向输入端接收第一差分信号，负向输入端接收第二差分信号，若第一差分信号的电压大于第二差分信号的电压，则双输出积分器负输出端所输出的信号电压低于正输出端所输出的信号电压，若第一差分信号的电压小于等于第二差分信号的电压，则双输出积分器负输出端所输出的信号电压高于正输出端所输出的信号电压。所述积分子模块214所输出的高低电平信号用于描述对应模拟采样信号的积分信号。所述积分子模块214将所输出的高低电平信号传递给所述低通滤波单元中的比较子模块215。

接着，所述比较子模块215将所述积分子模块所输出的信号进行比较，并基于比较结果输出差分积分信号。所述比较子模块215包括比较器，所述比较器基于单位时长输出比较结果。所述比较器的正负输入端分别接收积分子模块输出的高低电平信号，并根据接收高低电平信号的正负输入端的电压输出1位的数字信号。至此，所述比较器所输出的1位数字信号可作为所述差分积分模块将模拟采样信号进行差分积分处理后输出的1-bit差分积分信号。或者所述比较子模块还包括反相器，以将比较器所输出的1位数字信号进行反相处理，并输出 1-bit差分积分信号。例如，如图4或图5所示，所述比较子模块215中的比较器采用锁存比较器，该锁存比较器的正输入端与积分子模块中积分器的负输出端相连，锁存比较器的负输入端与积分器的正输出端相连，所述锁存比较器还基于单位时长的脉冲信号控制输出1位的数字信号。其中，图4或图5中的锁存比较器所输出的1位的数字信号经反相器处理后用于描述双输出积分器所输出的积分信号SEL。为了简化电路结构，所述反相器与互反控制信号生成子模块中的反相器共用。

需要说明的是，上述积分子模块与比较子模块的双信号连接的方式仅为举例，而非对本申请的限制。事实上，也可以将比较器的正输入端连接积分器的正输出端，以及负输入端连接积分器的负输出端，并通过调整后续的逻辑器件来输出与图3所示示例相同的1-bit差分积分信号。除此之外，本领域技术人员也可以采用单位时长的脉冲信号控制其他模拟或数字电器件进行全差分积分处理并输出1-bit差分积分信号，在此不再一一举例。

在步骤S122中，按照所述单位时长将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在此，如图6所示，所述低通滤波单元中的数模转换模块包括加减法计数子模块和数模转换子模块。其中，所述加减法计数子模块对所接收的1-bit差分积分信号进行累计计数。其中，所述加减法计数子模块为M位输出。在计数期间，所述加减法计数子模块按照所述单位时长采样所述差分积分信号，当所采样的差分积分信号为高电平时，所述加减法计数子模块执行加法操作，当所采样的差分积分信号为低电平时，所述加减法计数子模块执行减法操作。每个加法操作或减法操作后的累计数值以M位二进制的数字信号输出至数模转换子模块。所述数模转换子模块依据所接收的M位二进制二进制数字信号生成对应的电压信号，所述电压信号即为低通滤波信号COMP。

例如，请参阅图7，其显示为低通滤波器在一实施方式中的电路示意图。在第(n+1)个单位时长内，所述差分积分模块的工作过程如下所示，当差分积分模块在第n个单位时长所输出的1-bit差分积分信号SEL为高电平时，第一信号处理子模块212在反相的SEL(即低电平)的控制下，将所获取的模拟采样信号与数字地相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即高电平)的控制下，将预设的参考电压与阶跃电压VFS相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块214的正输入端和负输入端，经积分子模块214中的双输出积分器处理后，若积分子模块214的负输出端的电压高于正输出端的电压，经比较子模块215比较输出高电平信号，该高电平信号为反相的 SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

以在第(n+2)个单位时长内，且第(n+1)单位时长内所输出的SEL信号为低电平为例，所述差分积分模块的工作过程如下所示，第一信号处理子模块212在反相的SEL(即高电平) 的控制下，将所获取的模拟采样信号与阶跃电压VFS相减并输出第一差分信号。与此同时，第二信号处理子模块213在SEL(即低电平)的控制下，将预设的参考电压与数字地相减并输出第二差分信号。第一差分信号和第二差分信号分别输入积分子模块214的正输入端和负输入端，经积分子模块214中的双输出积分器处理后，若积分子模块214的负输出端的电压高于正输出端的电压，经比较子模块比较输出高电平信号，该高电平信号为反相的SEL信号，利用反相器输出差分积分信号SEL为低电平。若积分子模块214的负输出端的电压低于正输出端的电压，经比较子模块215比较输出低电平信号，利用反相器输出差分积分信号SEL为高电平。

数模转换模块中的加减法计数子模块对所接收的1-bit差分积分信号SEL进行累计计数。在计数期间，所述加减法计数子模块按照所述单位时长采样所述差分积分信号，当所采样的差分积分信号为高电平时，所述加减法计数子模块执行加法操作，当所采样的差分积分信号为低电平时，所述加减法计数子模块执行减法操作。所述数模转换子模块依据所接收的M位二进制二进制数字信号生成对应的低通滤波信号COMP。

经过反复执行上述全差分积分处理以及加减累计计数的过程，所述差分积分模块输出 1-bit数字的差分积分信号。通过一段时间对模拟采样信号的全差分积分处理，如果VCS和Vref的差值接近正满量程，比较器输出中的“1”将明显多于“0”；同样，如果VCS和Vref差值接近负满量程，比较器输出中的“0”将明显多于“1”。如果VCS和Vref接近相等，则“1”和“0”的数量大致相等。请参阅图8，其显示为图7的低通滤波器输入和输出的信号波形示意图。其中，输入的模拟采样信号CS描述了低通滤波器采样自负载侧的模拟采样信号，COMP信号描述了经所述低通滤波器滤波处理后的滤波信号。其中，在t1至t2期间，即模拟采样信号 CS的电压大于参考电压Vref期间，根据差分积分模块的全差分积分处理，1-bit差分积分信号 SEL中表示(VCS-VFS)＞Vref的低电平将明显多于表示(Vref-VFS)＞VCS的高电平，使得经数模转换模块加减累计计数后，所输出的COMP信号逐渐降低；在t2至t3期间，即模拟采样信号 CS的电压小于等于参考电压Vref期间，根据差分积分模块的全差分积分处理，1-bit差分积分信号SEL中表示(Vref-VFS)＞VCS的高电平将明显多于表示(VCS-VFS)＞Vref的低电平。这使得经数模转换模块加减累计计数后，所输出的COMP信号逐渐升高。由此得到与利用大电容设计的低通滤波器所输出的低通滤波信号的波形相似、相位不同的低通滤波信号COMP。

藉由图7和图8所示可知，利用差分积分模块的电路原理得到其中，为比较子模块输出高电平(或低电平)的占比平均值。由此可见，所述差分积分模块利用VFS描述了所获取的模拟采样信号相对于Vref的1为数字的差分积分信号。为还原模拟采样信号CS的低通滤波信号，所述差分积分模块将所输出的1-bit 差分积分信号传递给数模转换模块。

请参阅图14，其显示为本申请开关控制方法在一实施方式中的流程图。所述开关控制方法可由前述开关控制电路执行，或其他能够执行所述开关控制方法的开关控制电路执行。所述开关控制方法用于控制一开关电路，其中，所述开关电路用于控制供电母线向负载提供供电。

在此，所述按开关控制电路中的低通滤波单元执行步骤S210-220。其中，所述步骤 S210-220与图13所示步骤S110-S120相同或相似，在此不再详述。在利用步骤S210-220得到低通滤波信号COMP后，所述开关控制电路还执行步骤S230。

在步骤S230中，基于所述模拟的滤波信号计时开关电路的导通时长，当导通时长计时超时时，控制所述开关电路断开。

在此，所述开关控制电路中的控制单元将所接收的滤波信号的电压作VCOMP为一门限电压，并在开关电路导通时由内部电路进行导通计时，并将所计时长用电压信号方式描述，当用于反映所计时长的电压信号的电压达到所述门限电压VCOMP时，所述控制单元控制开关电路断开。

在一些示例中，如图10所示，所述控制单元中的断开逻辑信号生成模块314接收所述滤波信号以及接收经反馈的开关电路32的导通信号，并在所述开关电路32导通时开始计时，当基于所述模拟的滤波信号确定导通时长计时超时时，输出断开逻辑信号。其中，所述断开逻辑信号生成模块314连接控制单元的输出端，以接收用于控制开关电路导通或断开的控制信号，所述控制信号以高低电平分别表示断开信号和导通信号。或者，所述断开逻辑信号生成模块314连接开关电路32中驱动单元的输出端，所述输出端所输出的高低电平分别表示驱动信号和无驱动信号，其中，所述断开逻辑信号生成模块314将驱动信号作为导通信号，以及将无驱动信号作为断开信号。

当所述断开逻辑信号生成模块314接收到由断开信号向导通信号变化的跳变沿时，开始进行导通计时并产生对应导通计时时长的电压信号，当所述电压信号的电压达到所述滤波信号的电压时，输出断开逻辑信号。为此，所述断开逻辑信号生成模块314包括计时电路模块、比较电路模块。其中，所述计时电路模块在接收到所述导通信号时，开始启动内部计时，并在计时期间内输出对应计时时长的电压信号(如斜坡信号或阶梯信号)。例如，所述计时电路模块包括用于计时的电容和充电控制子模块。当接收到导通信号时，所述断开逻辑信号生成模块中的充电控制子模块被调控，以使所述电容按照电压-时间呈线性关系进行充电，所述电容输出充电期间的电压信号；比较电路模块的一个输入端接收滤波信号另一个输入端接收所述电压信号，并当电压信号的电压达到滤波信号的电压时，比较电路模块输出断开逻辑信号。例如，比较电路模块比较其负输入端所接收的滤波信号的电压与正输入端所接收的反映电容充电的电压信号的电压，当电压信号的电压达到滤波信号的电压时，比较电路模块输出高电平。

在输出所述断开逻辑信号后控制所述开关电路断开。在一些示例中，所述断开逻辑信号生成模块314在输出断开逻辑信号的同时，复位所述导通计时。在另一些示例中，所述断开逻辑信号生成模块314根据所反馈的开关电路的断开信号复位所述导通计时。例如，所述计时电路模块中放电控制子模块基于断开逻辑信号或断开信号对电容放电。

需要说明的是，上述断开逻辑信号生成模块的结构仅为举例而非对本申请的限制。所述断开逻辑信号生成模块还可以采用计数时钟周期的计数电路模块、数模转换电路模块、比较电路模块和复位电路模块进行导通计时。其中，当计数电路模块接收到导通信号时开始计数时钟信号的周期数，并由M位的数模转换电路模块将所计周期数转换成对应电压信号，再由比较电路模块比较该电压信号的电压和滤波信号的电压，当电压信号的电压达到滤波信号的电压时输出断开逻辑信号。当复位电路模块接收到断开信号时复位计数电路模块。在此，本领域技术人员应该理解，根据滤波信号进行导通计时并输出断开逻辑信号的电路结构均应视为本申请断开逻辑信号生成模块的具体示例。

接着，基于所述断开逻辑信号控制所述开关电路断开。例如，如图7所示，开关电路中基于栅极驱动的开关单元和驱动单元，所述控制模块包含触发器，其中，触发器的复位端连接所述断开逻辑信号生成模块，并当接收到断开逻辑信号时，复位触发器使得触发器向开关电路输出低电平(即断开信号)。

需要说明的是，所述控制模块输出断开信号的方式仅为举例，而非对本申请的限制。事实上根据开关电路中开关单元(如开关功率管)执行断开操作所需的电信号电压，所述控制模块予以对应输出断开信号。

在应用于如LED灯的驱动系统中，为向LED灯提供稳定供电，驱动系统中包含功率转换电路，其藉由开关电路的导通和断开操作所引起电流变化进行电磁振荡，并向负载提供稳定供电。所述开关控制电路中的控制单元还集成有用于控制开关电路导通的导通逻辑信号生成模块。

所述开关控制方法还包括检测与所述开关电路相连的功率转换电路中的退磁操作，并基于所检测到的退磁检测信号输出导通逻辑信号；以及基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通的步骤。

在此，所述开关控制电路中的导通逻辑信号生成模块通过检测能够反映功率转换电路中电感电流的电信号检测电感退磁结束时刻，并根据所检测到的退磁检测信号输出导通逻辑信号。其中，所述导通逻辑信号生成模块所检测的电信号可以是滤波单元所获取的模拟采样信号，或自开关电路获取的电信号。

为此，所述导通逻辑信号生成模块包括退磁检测子模块。所述退磁检测子模块用于检测与所述开关电路相连的功率转换电路中的退磁操作并生成退磁检测信号。在此，所述退磁检测子模块可通过检测电信号的电压谷值的方式确定退磁操作的结束时刻，并在检测到退磁结束时产生退磁检测信号(或将使维持有效的的退磁检测信号转为无效)。所述退磁检测信号可被作为导通逻辑信号输出至控制模块。

所述控制模块基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通。例如，所述控制模块包含触发器，触发器的复位端接收断开逻辑信号，置位端接收导通逻辑信号，当导通逻辑信号有效时控制开关电路导通，当断开逻辑信号有效时控制开关电路断开。

在一些实施例中，为匹配负载供电需求与功率转换电路所能提供的供电能力，所述导通逻辑信号生成模块在检测到退磁检测信号的同时或在此之后还开始一延时计时，并基于所产生的退磁检测信号和延时检测信号输出导通逻辑信号。为此，所述导通逻辑信号生成模块除了包含上述退磁检测子模块外，还包括导通延时子模块和导通逻辑信号生成子模块。

其中，所述导通延时子模块基于所述开关电路的断开信号开始延时计时，并在延时计时结束时输出延时检测信号。在此，所述导通延时子模块可在接收到反馈的断开信号时启动延时计时，或者在接收到断开信号和退磁检测信号后启动延时计时，以及在延时计时结束时，输出延时检测信号。其中，根据负载供电需求与功率转换电路所能提供的供电能力的匹配情况，所述延时计时的时长可以长于或短于退磁检测的时长。

其中，参考断开逻辑信号生成模块的电路结构，所述导通延时子模块在进行延时计时期间产生对应延时计时的电压信号，并根据预设的门限电压、经检测负载采样信号而确定的门限电压、或根据前级电路输出的调节信号(如PWM信号)而确定的门限电压，当确定当所产生的电压信号的电压达到门限电压时，确定延时计时结束并输出延时检测信号。

参考断开逻辑信号生成模块的电路结构，所述导通延时子模块基于所产生的延时检测信号或经反馈的断开信号复位内部的延时计时。

所述导通逻辑信号生成子模块用于基于所接收的退磁检测信号和延时检测信号的控制逻辑，输出导通逻辑信号。在此，所述导通逻辑信号生成子模块中包含按照预设逻辑而构建的逻辑器件组，当检测到退磁检测信号和延时检测信号均有效时，输出导通逻辑信号。其中，所述逻辑器件包括但不限于以下至少一种或多种组合：与门、或门、与非门、非门、编码器、解码器、选择器、锁存器等。例如，所述导通逻辑信号生成子模块包含与门和锁存器，所述锁存器基于退磁检测信号输出锁存信号，与门接收锁存器所提供的锁存信号和延时检测信号，当该锁存信号和延时检测信号均为高电平时输出高电平，即导通逻辑信号。

所述导通逻辑信号生成子模块所生成的导通逻辑信号传输至控制模块，所述控制模块基于所述断开逻辑信号和所述导通逻辑信号的控制逻辑，控制所述开关电路断开或导通。例如，当接收到断开逻辑信号时，控制模块控制所述开关电路断开；当接收到导通逻辑信号时，控制模块控制所述开关电路导通。

请参阅图15，其显示为本申请的驱动方法在一实施方式中的流程图。其中，所述驱动方法可由前述提及的驱动系统来执行，或者由其他能够执行所述驱动方法的驱动系统执行。

在步骤S310中，将所接入的交流电进行整流处理并输出至供电母线。

在此，可利用整流电路将所接入的交流电进行整流处理并输出至供电母线。如图12所示，所述整流电路41包括由二极管构成的整流桥和电容，其将交流电整流为半正弦波形供电输出至供电母线。接入所述供电母线的线路回路(即负载供电线路)的开关电路在包含开关控制电路的芯片控制下导通或断开。其中，所述开关控制电路执行以下步骤S320-S340。

在步骤S320中，获取负载侧的模拟采样信号。

在步骤S330中，数字化所述模拟采样信号的电压与预设参考电压的差分积分信号，将所述差分积分信号进行累计计数并转换成模拟的滤波信号。

在步骤S340中，基于所述模拟的滤波信号计时开关电路的导通时长，当导通时长计时超时时，控制所述开关电路断开。

需要说明的是，所述步骤S320-S340对应于前述步骤S210-S230，在此不再详述。所述开关控制电路通过控制开关电路的导通或断开实现所述线路回路的导通或断开。

在步骤S350中，基于所述线路回路的导通和断开操作产生电流振荡，并基于振荡电流向负载供电。

在此，位于所述线路回路上的功率转换电路产生电流振荡，并基于振荡电流向负载供电。其中所述功率转换电路举例包括LC功率转换电路。

综上所述，本申请所提供的低通滤波器由于采用更易被集成的电器件，采用差分积分处理和累计计数的方式生成低通滤波信号，解决了驱动系统中各电路集成度低的问题，同时简化了驱动系统外接电路的复杂度和提高了驱动系统电路稳定性。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。