用于全桥DC/DC变换器同步整流的数字化实现装置的制作方法

本实用新型涉及同步整流的驱动控制领域，具体的是所述的用于全桥DC/DC变换器同步整流的数字化实现装置。

背景技术：

在全桥DC/DC变换器中，传统的电压型自驱动同步整流电路的整流管MOSFET仅仅跟随变压器次级方波开通，在没有次级方波的时间内需要依靠体二极管续流，整流损耗难以降低；采用额外并联肖特基二极管的方法可以有效缓解上述问题，但是器件成本将进一步升高；采用栅极电荷保持技术或电流型自驱动技术都可以使整流MOSFET在续流时间内保持导通，但是电路复杂度较高，而且驱动时序不够精确，仍然存在体二极管导通的状况。

电源在输出电流缓升、缓降的过程中，或在小负载应用场景下，会进入DCM模式，若仍采用两同步整流管共同导通续流的控制方法，次级同步整流回路极易产生电流倒灌现象，使变压器次级产生短路现象，损坏MOSFET模块。由于电源在全负载范围内输出电流存在 CCM和DCM模式，需要对次级MOSFET的工作模式进行调节，针对不同的工作模式采用不同的控制方法，以提高电源的可靠性和工作效率。而目前的同步整流方案基本上都采用相同的控制方法，没有实现最优控制。

技术实现要素：

为了解决上述问题，本实用新型提出了一种用于全桥DC/DC(Direct Current/Direct Current，直流/直流)变换器同步整流的数字化实现装置，包括单片机、移相PWM信号芯片、CPLD 芯片、MOSFET驱动器和共源极同步整流驱动电路；所述移相PWM信号芯片输出端与CPLD 芯片连接，所述共源极同步整流驱动电路包括高频变压器、全桥变换器和次级同步整流管 MOSFET。所述CPLD芯片的输入端、移相PWM芯片的输入端均与单片机连接，所述移相 PWM(Pulse Width Modulation，脉冲宽度调制)信号芯片输出端与CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)芯片连接，所述CPLD芯片与MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化层半导体场效晶体管)驱动器连接。

进一步的，所述单片机一方面直接连接CPLD芯片，单片机通过对输出电流反馈值序列进行滞回比较判断，输出DCM/CCM电流模式信号至CPLD芯片；另一方面，单片机与移相PWM芯片相连，单片机完成数字PID(Proportional Integral Differential，比例积分微分)后通过D/A转换，输出电压到移相PWM芯片以实现移相角调节。

进一步的，所述CPLD芯片输入端连接移相PWM信号芯片并接收4路移相PWM信号，结合电流模式信号。

进一步的，所述MOSFET驱动器输入端连接CPLD芯片，输出端连接次级同步整流管 MOSFET栅源极，MOSFET驱动器接收来自CPLD芯片上路或下路同步整流管驱动波形，并经过隔离、整形放大后，输出高频方波控制次级同步整流管MOSFET的通断从而实现 MOSFET驱动器的同步整流功能；上下两支整流回路的MOSFET驱动器采用共源接法。

进一步的，所述全桥变换器包括超前桥臂和滞后桥臂，其中超前桥臂包括两个关管，滞后桥臂页包括两个开关管；每个开关管反并联二极管和并联一个谐振电容。

进一步的，所述超前桥臂的中点和滞后桥臂的中点连接高频变压器；所述高频变压器连接次级同步整流管MOSFET。

进一步的，所述次级同步整流管MOSFET的输出端接有电感和电容。

本实用新型设计的用于全桥DC/DC变换器同步整流的数字化实现装置，以CPLD数字芯片为基础，结合电流模式信号、移相PWM信号来驱动次级同步整流管MOSFET，尽可能减少体二极管导通从而提高整流效率，且电路结构简单；特别是当电源工作在DCM模式时能够有效防止电流倒灌现象，保证了电源的正常工作，提高电源的可靠性。

附图说明

图1为全桥DC/DC变换器同步整流驱动逻辑电路图；

图2为滞回比较判断图；

图3为PWM信号发生电路图；

图4为驱动信号逻辑电路图；

同5a为共源极同步整流电路图；

同5b为同步整流驱动时序图；

图6a为DCM模式变压器次级电压波形与同步整流电路驱动波形图；

图6b为CCM模式变压器次级电压波形与同步整流电路驱动波形图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步描述，需指出的是，本实用新型的关键在于对电路构成和连接关系提出的技术方案，以下实施例若有涉及需要软件或涉及电路运算的过程，均是本领域技术人员可根据现有技术理解或实现的。

如图1，本实用新型的用于全桥DC/DC变换器同步整流的数字化实现装置，主要包括单片机、移相PWM信号芯片、CPLD芯片、MOSFET驱动器以及次级同步整流管MOSFET。单片机一方面直接与CPLD芯片相连，将DCM/CCM电流模式信号传输至CPLD芯片；另一方面，单片机与移相PWM芯片相连，单片机完成数字PID计算后通过D/A转换，输出电压到移相PWM芯片以实现移相角调节。CPLD芯片输入端连接移相PWM信号芯片并接收4 路移相PWM信号，结合电流模式信号，最后后输出上下两路同步整流驱动波形。

单片机首先对输出电流反馈值序列进行滞回比较判断，具体的如图2，当电流上升至大于某一电流值I1时,单片机发出CCM(连续电流导通模式)信号；当电流下降至小于某一电流值I2时，单片机发出DCM(非连续电流导通模式)信号。单片机通过加入滞回比较判断，既能够自动适应不同工作模式下对整流管通断时间的要求；又能够防止全桥变换器工作在临界电流值附近时同步整流驱动电路频繁在两种驱动方式间切换，对整个电源系统稳定性造成影响。

单片机根据所需输出电流值大小，在内部完成数字PID计算后，通过D/A转换，输出电压到PWM芯片，具体的如图3，本实施方式采用德州仪器的UCC2895电源芯片作为PWM 信号发生芯片，将其内部误差放大器的输出端与反相端短接，利用单片机数模D/A转换电路发出的电压信号控制同相端电压，从而控制移相角并输出4路移相PWM信号给CPLD芯片。

CPLD芯片选用ALTERA公司出品的EPM570，根据电流模式信号的不同，EPM570将输出不同的同步整流驱动信号。如图4：Q1和Q2为全桥变换器滞后桥臂的两只开关管，Q3和 Q4为全桥变换器超前桥臂的两只开关管，Q1和Q4、Q2和Q3构成两桥臂的对角开关管；tDloss为同步整流管换流所需的延迟时间(占空比丢失时间)；当输出电流模式为CCM时，将对角桥臂的开通信号进行“或”运算，并在滞后臂关断信号中加入同步整流管换流所需的延迟时间(占空比丢失时间)；当输出电流模式为DCM时，将对角桥臂信号进行“与”运算，得到跟随变压器次级方波的同步整流驱动信号。具体的如图5a，共源极同步整流驱动电路中D1、 D2、D3、D4为四个IGBT的反并联二极管，C1，C2，C3，C4为四个IGBT的并联谐振电容； T1为带中心抽头的高频变压器，其中NP为变压器初级绕组，Lr为谐振电感，包括变压器初级漏电感，NS1、NS2为变压器次级绕组；LCOUT与CCOUT分别是输出滤波电感和电容，R为输出负载，SR1和ISR1、SR2和ISR2为次级同步整流回路的整流管MOSFET及其电流；对于上述共源极同步整流驱动电路的优化的MOSFET驱动时序，具体的如图5b。

MOSFET驱动器选用IXDN609SI，MOSFET驱动器接受来自CPLD芯片的整流管输出波形并经过隔离、整形放大后，输出高频方波控制次级同步整流管MOSFET的通断从而实现 MOSFET驱动器的同步整流功能；具体的，如图6a、图6b分别显示DCM与CCM模式时变压器次级电压波形与同步整流电路的驱动波形。其中通道1和通道2分别为两个次级绕组同步整流管MOSFET的驱动波形，通道3为变压器次级电压波形。在DCM模式下，同步整流管驱动波形跟随变压器次级方波变化，避免了电源在输出电流缓升、缓降或小负载应用场景下电流倒灌的风险；在CCM模式下，同步整流管驱动波形不仅在次级方波时段触发导通，还在次级换流和自然续流期间导通，避免了电流通过压降较大的体二极管流动，大大降低了整流电路工作损耗。

上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他任何未背离本实用新型的精神实质和原理下所作的修改、修饰、替代、组合、简化，均应为等效的置换方式，都应包含在本实用新型的保护范围之内。