芯片欠压保护电路及芯片电路的制作方法

本发明涉及电子电路技术领域，特别是涉及芯片欠压保护电路及芯片电路。

背景技术：

芯片，又称集成电路，一般指内含集成电路的硅片。芯片在工作中，一般需要提供特定大小的供电电压。

芯片在工作时，在供电电压出现电压掉落，即供电电压欠压时，会对芯片以及芯片所带的负载造成较大影响，严重时甚至会导致芯片和负载的损坏。

技术实现要素：

基于此，有必要针对芯片的供电电压欠压容易影响芯片的工作，甚至烧毁芯片的问题，提供一种芯片欠压保护电路及芯片电路。

一种芯片欠压保护电路，包括受控开关、开关控制模块以及电压采集模块；

所述电压采集模块用于接入芯片的供电电压，以获得检测电压；

所述受控开关的一端用于连接所述芯片的保护引脚，另一端用于接地；

所述开关控制模块用于根据所述检测电压，控制所述受控开关的一端与另一端导通或关断。

在其中一个实施例中，电压采集模块包括第一分压模块和第二分压模块；

第一分压模块的第一端用于对应采集芯片的供电电压，第一分压模块的第二端连接第二分压模块的第一端，第二分压模块的第二端用于接入基准电压；

第一分压模块的第二端连接开关控制模块。

在其中一个实施例中，第一分压模块包括第一分压电阻，第二分压模块包括第二分压电阻。

在其中一个实施例中，开关控制模块包括可控精密稳压源；

所述可控精密稳压源的负极用于接入所述供电电压；

所述可控精密稳压源的正极用于接地；

所述可控精密稳压源的可控端连接所述电压采集模块，用于接入所述检测电压。

在其中一个实施例中，开关控制模块还包括限流模块；

所述可控精密稳压源的负极用于通过所述限流模块接入所述供电电压。

在其中一个实施例中，受控开关包括三极管；

所述三极管的集电极用于连接所述芯片的保护引脚；

所述三极管的发射极用于接地；

所述三极管的基极用于接入所述供电电压。

在其中一个实施例中，还包括第三分压模块和第四分压模块；

所述三极管的基极用于通过所述第三分压模块接入所述供电电压，并用于通过所述第四分压模块接地。

在其中一个实施例中，还包括隔离模块；

所述三极管的基极用于通过所述隔离模块接地。

在其中一个实施例中，所述三极管包括npn三极管。

一种芯片电路，包括芯片和上述的芯片欠压保护电路；

所述芯片欠压保护电路包括受控开关、开关控制模块以及电压采集模块；

所述电压采集模块用于接入所述芯片的供电电压，以获得检测电压；

所述受控开关的一端连接所述芯片的保护引脚，另一端用于接地；

所述开关控制模块用于根据所述检测电压，控制所述受控开关的一端与另一端导通或关断。

上述的芯片欠压保护电路及芯片电路，通过电压采集模块采集芯片的供电电压，以获得检测电压。其中，在检测电压对应的供电电压欠压时，开关控制模块用于根据电压采集模块的检测电压，导通受控开关的一端与另一端，使芯片的保护引脚接地。进一步地，芯片在其保护引脚在接地后停止工作。基于此，在芯片的供电电压欠压时，及时关闭芯片，防止芯片因欠压损坏。

附图说明

图1为芯片欠压保护电路模块结构图；

图2为一实施方式的芯片欠压保护电路模块结构图；

图3为一实施方式的芯片欠压保护电路图；

图4为另一实施方式的芯片欠压保护电路模块结构图；

图5为再一实施方式的芯片欠压保护电路图；

图6为芯片电路模块结构图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施提供一种芯片欠压保护电路：

图1为芯片欠压保护电路模块结构图，如图1所示，芯片欠压保护电路包括受控开关100、开关控制模块101以及电压采集模块102；

所述电压采集模块102用于接入芯片的供电电压，以获得检测电压；

其中，芯片可对应一个或多个供电电压。一般地，各供电电压间的电压大小不同。电压采集模块102用于对应采集芯片的供电电压，即电压采集模块102对应采集一个供电电压。其中，电压采集模块102在采集到供电电压后，对供电电压进行预设处理，获得检测电压。在其中一种实施方式中，供电电压大小与检测电压大小呈正比关系。

在其中一个实施例中，图2为一实施方式的芯片欠压保护电路模块结构图，如图2所示，电压采集模块102包括第一分压模块200和第二分压模块201；

第一分压模块200的第一端用于对应采集芯片的供电电压，第一分压模块200的第二端连接第二分压模块的第一端，第二分压模块201的第二端用于接地。

第一分压模块200的第二端连接开关控制模块101。

其中，芯片的供电电压与地电位间存在电位差，而第一分压模块200和第二分压模块201基于二者间的电位差进行分压。根据第一分压模块200与第二分压模块的分压比值，第一分压模块200的第二端连接开关控制模块101，第一分压模块200的第二端的电压即为检测电压。

在其中一个实施例中，图3为一实施方式的芯片欠压保护电路图，如图3所示，第一分压模块200包括第一分压电阻r1，第二分压模块201包括第二分压电阻r2。

所述受控开关100的一端用于连接所述芯片的保护引脚comp，另一端用于接地；

所述开关控制模块101用于根据所述检测电压，控制所述受控开关100的一端与另一端导通或关断。

开关控制模块101用于根据芯片的供电电压欠压时对应的检测电压，导通受控开关100的一端与另一端，使芯片的保护引脚comp接地。在芯片的供电电压正常时对应的检测电压，开关控制模块101则根据该检测电压断开受控开关100的一端与另一端导通。

在其中一个实施例中，图4为另一实施方式的芯片欠压保护电路图，如图4所示开关控制模块101包括可控精密稳压源d1；

所述可控精密稳压源d1的负极用于接入所述供电电压；

所述可控精密稳压源d1的正极用于接地；

所述可控精密稳压源d1的可控端连接所述电压采集模块102，用于接入所述检测电压。

其中，可控精密稳压源d1的可控端连接第一分压模块200的第二端，以接入检测电压。在芯片的供电电压正常时，可控精密稳压源d1的可控端接收对应的检测电压，使可控精密稳压源d1的负极与正极间导通；在芯片的供电电压欠压时，可控精密稳压源d1的可控端接收对应的检测电压，使可控精密稳压源d1的负极与正极间关断。

在其中一个实施例中，开关控制模块101还包括限流模块；

所述可控精密稳压源d1的负极用于通过所述限流模块接入所述供电电压。

其中，在可控精密稳压源d1，通过限流模块限制可控精密稳压源d1的负极与正极间的电流，起保护作用。

在其中一个实施例中，如图4所示，限流模块包括限流电阻rl。

在其中一个实施例中，图5为再一实施方式的芯片欠压保护电路图，如图5所示，受控开关100包括三极管q1；

所述三极管q1的集电极用于连接所述芯片的保护引脚comp；

所述三极管q1的发射极用于接地；

所述三极管q1的基极用于接入所述供电电压。

其中，如图5所示，在芯片的供电电压正常时，三极管q1的集电极被短路，三极管q1关断。在在芯片的供电电压欠压时，三极管q1的集电极接入芯片的供电电压而导通，使芯片的保护引脚comp接入地电位。

在其中一个实施例中，三极管q1包括npn三极管。需要注意的是，本实施例中，npn三极管仅为一种实施方式，不代表对三极管q1的限定。

在其中一个实施例中，还包括第三分压模块和第四分压模块；

所述三极管q1的基极用于通过所述第三分压模块接入所述供电电压，并用于通过所述第四分压模块接地。

其中，通过第三分压模块与第四分压模块，对芯片的供电电压进行处理，满足三极管q1的基极导通条件的同时，也起到限流的作用，以保护三极管q1。

在其中一个实施例中，如图5所示，第三分压模块包括第三分压电阻r3，第四分压模块包括第四分压电阻r4。

在其中一个实施例中，芯片欠压保护电路还包括隔离模块；

所述三极管q1的集电极用于通过所述隔离模块接地。

通过隔离模块，提高三极管q1的工作稳定性。

在其中一个实施例中，如图5所示，隔离模块包括隔离电容c。

本发明实施例还提供一种芯片电路；

图6为芯片电路模块结构图，如图6所示，芯片电路包括芯片400和上述任一实施例的芯片欠压保护电路401；

所述芯片欠压保护电路401包括受控开关100、开关控制模块101以及电压采集模块102；

所述电压采集模块102用于接入所述芯片的供电电压，以获得检测电压；

所述受控开关100的一端连接所述芯片的保护引脚comp，另一端用于接地；

所述开关控制模块101用于根据所述检测电压，控制所述受控开关100的一端与另一端导通或关断。

上述的芯片欠压保护电路及芯片电路，通过电压采集模块102采集芯片的供电电压，以获得检测电压。其中，在检测电压对应的供电电压欠压时，开关控制模块101用于根据电压采集模块102的检测电压，导通受控开关100的一端与另一端，使芯片的保护引脚comp接地。进一步地，芯片在其保护引脚comp在接地后停止工作。基于此，在芯片的供电电压欠压时，及时关闭芯片，防止芯片因欠压损坏。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。