一种电源保护钳位电路模块及钳位电路的制作方法

本发明涉及双栅工艺电路设计技术领域，尤其是涉及一种电源保护钳位电路模块及钳位电路。

背景技术：

soi(绝缘衬底上的硅)工艺等双栅工艺上，mos(金属氧化物半导体)管的衬底可以加电压用于控制mos器件的开启电流大小，衬底被称为背栅。而由于这类工艺的特殊性，esd(静电释放)保护寄生器件无法存在于这类工艺，芯片的esd设计尤为重要。传统esd电源保护钳位电路设计常见为rc-nmos结构，如图1所示，电源与地之间通过一个nmos(n型金属氧化物半导体)连接，该nmos在断开时能承受的vds(源漏极电压)压差不能超过该器件的正常工作电压，因此该esd电源保护钳位电路仅能保护与器件正常工作电压一致的电源接口。目前在一些芯片设计中，需要对于大于器件正常工作电压的电源接口进行保护，对此传统的esd电路结构则束手无策。

技术实现要素：

本发明的目的在于提供一种电源保护钳位电路模块及钳位电路，用于对大于器件正常工作电压的电源接口进行保护，保证具有高压电源接口的芯片的抗esd能力，且对芯片正常工作不产生任何影响。

为了达到上述目的，本发明提供了一种电源保护钳位电路模块，包括：由电阻和电容串接构成的rc延时电路、由pmos管和第一nmos管构成的反相器、以及由第二nmos管构成的电流泄放电路，所述电阻的自由端连接有第一连接线，所述电阻与所述电容的公共交点通过第七连接线与所述反相器的输入端相连，所述反相器的第一nmos管的源极和衬底与电容的自由端通过第四连接线连接，所述反相器的输出端通过第五连接线连接所述第二nmos管的栅极和衬底，所述反相器的pmos管的源极和衬底连接第二连接线，所述第二nmos管的源极、漏极一一对应对接第三连接线和第六连接线。

可选的，所述电容为第三nmos管，所述第三nmos管的栅极为电容的一端，所述第三nmos管的源极和漏极短接后构成电容的自由端。

可选的，所述反相器的第一nmos管和pmos管的栅极短接在一起作为所述反相器的输入端。

可选的，所述反相器的第一nmos管和pmos管的漏极短接在一起作为所述反相器的输出端。

可选的，所述反相器的pmos管和第一nmos管均为增强型晶体管。

本发明还提供一种电源保护钳位电路，包括：n个级联的钳位电路模块，第1个钳位电路模块的第一连接线、第二连接线和第三连接线连接电源，前1个钳位电路模块的第四连接线、第五连接线和第六连接线一一对应连接后1个钳位电路模块的第一连接线、第二连接线和第三连接线，第n个钳位电路模块的第四连接线和第六连接线接地，第n个钳位电路模块的第五连接线浮空，n大于等于2。

可选的，(n-1)·vn<vpwr<n·vn，vn为所述钳位电路模块中的器件正常工作电压，vpwr为电源电压。

可选的，vpwr小于栅氧层击穿电压。

在本发明提供的一种电源保护钳位电路模块中，所述电阻的自由端连接有第一连接线，所述电阻与所述电容的公共交点通过第七连接线与所述反相器的输入端相连，所述反相器的第一nmos管的源极和衬底与电容的自由端通过第四连接线连接，所述反相器的输出端通过第五连接线连接所述第二nmos管的栅极和衬底，所述反相器的pmos管的源极和衬底连接第二连接线，所述第二nmos管的源极、漏极一一对应对接第三连接线和第六连接线；本发明的电源保护钳位电路包括n个所述钳位电路模块，第1个钳位电路模块的第一连接线、第二连接线和第三连接线连接电源，前1个钳位电路模块的第四连接线、第五连接线和第六连接线一一对应连接后1个钳位电路模块的第一连接线、第二连接线和第三连接线，第n个钳位电路模块的第四连接线和第六连接线接地，第n个钳位电路模块的第五连接线浮空。在未上电的时候，反相器中pmos管导通，nmos管断开，产生从电源到地的直接通路用于泄放esd电流，从而保护芯片内部不会受到esd大电流的冲击，可以对于大于器件正常工作电压的电源接口进行保护；在正常工作状态时，每个模块内的反相器中nmos管导通，第二nmos管断开，电源与地之间没有通路，电源可以稳定提供电压。

附图说明

图1是现有的esd钳位电路图；

图2是本发明一实施例提供的钳位电路模块电路图；

图3是本发明一实施例提供的钳位电路电路图；

图4是本发明一实施例提供的钳位电路模块连接线示意图；

图5为本发明一实施例提供的电路对hbm2kv的防护效果图。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明一实施例提供一种电源保护钳位电路模块，图2是本发明一实施例提供的钳位电路模块电路图，如图2所示，钳位电路模块包括：包括：由电阻r1和电容串接构成的rc延时电路、由pmos管pm1和第一nmos管nm1构成的反相器、以及由第二nmos管bnm构成的电流泄放电路，所述电阻r1的自由端连接有第一连接线net1，所述电阻与所述电容的公共交点通过第七连接线net7与所述反相器的输入端相连，所述反相器的第一nmos管nm1的源极和衬底与电容的自由端通过第四连接线net4连接，所述反相器的输出端通过第五连接线net5连接所述第二nmos管bnm的栅极和衬底，所述反相器的pmos管pm1的源极和衬底连接第二连接线net2，所述第二nmos管bnm的源极、漏极一一对应对接第三连接线net3和第六连接线net6。

所述电容为第三nmos管cnm，所述第三nmos管cnm的栅极为电容的一端，所述第三nmos管cnm的源极和漏极短接后构成电容的自由端。所述反相器的第一nmos管nm1和pmos管pm1的栅极短接在一起作为所述反相器的输入端；所述反相器的第一nmos管nm1和pmos管pm1的漏极短接在一起作为所述反相器的输出端。所述反相器的pmos管pm1和第一nmos管nm1均为增强型晶体管。

本发明一实施例还提供一种电源保护钳位电路，图3是本发明一实施例提供的钳位电路电路图，图4是本发明一实施例提供的钳位电路模块连接线示意图，结合图3和图4所示，所述电源保护钳位电路包括n个级联的钳位电路模块，第1个钳位电路模块的第一连接线net1、第二连接线net2和第三连接线net3连接电源，前1个钳位电路模块的第四连接线net4、第五连接线net5和第六连接线net6一一对应连接后1个钳位电路模块的第一连接线net1、第二连接线net2和第三连接线net3，第n个钳位电路模块的第四连接线net4和第六连接线net6接地，第n个钳位电路模块的第五连接线net5浮空，n大于等于2，且(n-1)·vn<vpwr<n·vn，vn为电路中的器件正常工作电压，vpwr为电源电压，vpwr小于栅氧层击穿电压。

所述电源保护钳位电路包括n个钳位电路模块，第m个钳位电路模块的m取[1，n]的整数。

在未上电的时候，所有模块内的net7电压值为地电位0，当esd发生时，电源上的电压vesd升高，而由于r1和cnm造成了rcdelay(延迟)，esd发生时所有模块内的net7电压值仍接近地电位0，因此反相器中pmos导通、nmos断开，使得每个模块内vnet5·no.m＝vnet2·no.m，且第1个钳位电路模块的vnet2·no.1＝vesd，因此所有模块内第五连接线net5的电压值vnet5·no.m＝vesd，并令所有模块内的第二nmos管bnm开启，产生从电源到地的直接通路用于泄放esd电流，从而保护芯片内部不会受到esd大电流的冲击，且第二nmos管bnm的双栅都为高电压，第二nmos管bnm的电流能力增强，esd发生时峰值电压较衬底接地的设计小40％，esd保护效果更好。

在正常工作状态时，电源上的电压为需要的高电压vpwr，所有模块内的电容nm经过充分的充电，模块内所有连接线都处于稳定状态。由于所有模块内电阻r1和第三nmos管cnm的值一致，net1(net4)对vpwr均匀分压，vnet1·no.m-vnet4·no.m＝vnet7·no.m-vnet4·no.m＝vnet4·no.m-1-vnet4·no.m＝vpwr/n，vnet4·no.m-1＝vnet1·no.m＝(n-m+1)·vpwr/n，对于nmos，该器件的vgs＝vpwr/n，每个模块内的反相器中nmos开启，使得vnet5·no.m＝vnet4·no.m＝(n-m)·vpwr/n，而所有的bnm串联，且bnm的状态一致，可得知net3(net6)也对vpwr均匀分压，得到vnet3·no.m＝vnet6·no.m-1＝(n-m+1)·vpwr/n，因此器件bnm双栅的vgs＝0，器件bnm确实断开，电源与地之间没有通路，电源可以稳定提供电压。观察此时模块内所有器件状态，pmos：vgs＝0，vds＝vpwr/n；nmos：vgs＝vpwr/n，vds＝0；bnm：vgs＝，vds＝vpwr/n。由于(n-1)·vn<vpwr<n·vn，因此所有mos器件都工作在安全工作范围内。

图5为本发明一实施例提供的电路对hbm2kv的防护效果图。如图5所示，横坐标表示时间，纵坐标表示电压，l1为表示现有的电路结构在hbm(人体模型)2kv的防护效果，l2表示本发明的钳位电路在hbm2kv的防护效果。本发明电路在esd泄放过程中，接口电压基本小于2v，小于1.2v器件的栅氧击穿电压，相比对比电路减小20％，体现了本发明电路能够完美泄放esd电流，esd保护效果好。

综上所述，在本发明实施例提供的一种电源保护钳位电路模块及钳位电路中，电源保护钳位电路模块包括：由电阻和电容串接构成的rc延时电路、由pmos管和第一nmos管构成的反相器、以及由第二nmos管构成的电流泄放电路，所述电阻的自由端连接有第一连接线，所述电阻与所述电容的公共交点通过第七连接线与所述反相器的输入端相连，所述反相器的第一nmos管的源极和衬底与电容的自由端通过第四连接线连接，所述反相器的输出端通过第五连接线连接所述第二nmos管的栅极和衬底，所述反相器的pmos管的源极和衬底连接第二连接线，所述第二nmos管的源极、漏极一一对应对接第三连接线和第六连接线；电源保护钳位电路包括包括n个级联钳位电路模块，第1个钳位电路模块的第一连接线、第二连接线和第三连接线连接电源，前1个钳位电路模块的第四连接线、第五连接线和第六连接线一一对应连接后1个钳位电路模块的第一连接线、第二连接线和第三连接线，第n个钳位电路模块的第四连接线和第六连接线接地，第n个钳位电路模块的第五连接线浮空。在未上电的时候，反相器中pmos管导通，nmos管断开，产生从电源到地的直接通路用于泄放esd电流，从而保护芯片内部不会受到esd大电流的冲击；在正常工作状态时，每个模块内的反相器中nmos导通，器件bnm断开，电源与地之间没有通路，电源可以稳定提供电压。本发明对大于器件正常工作电压的电源进行保护，保证具有高压电源的芯片的抗esd能力，且对芯片正常工作不产生任何影响。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。