静电放电保护的电路、系统及方法与流程

本发明实施例涉及静电放电保护的电路、系统及方法。

背景技术：

静电放电(esd)事件可随地发生，例如制造及组装过程区域、生产测试环境、运输及现场应用。esd可由用户应用暂态过量供应电流、不佳接地、供应电压与接地之间的低电阻路径、短路引脚及电路的内部损坏引起。esd事件可在短时间(通常为从数百皮秒到数百纳秒)内载送数安培的电流。此些事件对敏感电子组件及集成电路(ic)危害极大。如果将ic暴露于超出数据表规格的条件，那么其会最终失效。ic中的esd保护装置保护电路免受esd切换以防止ic出故障或崩溃。

技术实现要素：

根据本发明的实施例，一种电路包括：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电(esd)事件而启动所述放电装置，在所述高到低esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高esd事件而绕过所述电阻元件且启动所述放电装置，在所述低到高esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

根据本发明的实施例，一种系统包括：内部电路；及若干装置，其经配置以保护所述内部电路免受esd事件，所述装置的各者包含：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电(esd)事件而启动所述放电装置，在所述高到低esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高esd事件而绕过所述电阻元件且启动所述放电装置，在所述低到高esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

根据本发明的实施例，一种方法包括：在第一电压总线与第二电压总线之间提供放电装置，在正常操作期间，所述第一电压总线具有高于所述第二电压总线的电压电平；由电阻元件响应于高到低(hl)类型的esd事件而启动所述放电装置，在所述hl类型的所述esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及由旁路装置响应于低到高(lh)类型的esd事件而启动所述放电装置，在所述lh类型的所述esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位，所述旁路装置绕过所述电阻元件。

附图说明

从结合附图阅读的以下详细描述最佳理解本揭露实施例的方面。应注意，根据业界常规做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。

图1为根据一些实施例的用于静电放电(esd)保护的esd装置的框图。

图2为根据一些实施例的图1中所绘示的esd装置的电路图。

图3a为展示图2中所绘示的esd装置上的高到低切换的模拟结果的图式。

图3b为展示图2中所绘示的esd装置上的低到高切换的模拟结果的图式。

图4为根据一些实施例的esd装置的电路图。

图5为根据一些实施例的esd装置的电路图。

图6为根据一些实施例的esd装置的电路图。

图7为根据一些实施例的用于esd保护的系统的示意图。

图8为展示根据一些实施例的esd保护的方法的流程图。

具体实施方式

以下揭露提供用于实施所提供标的的不同特征的诸多不同实施例或实例。下文将描述组件及布置的具体实例以简化本揭露实施例。当然，此些仅为实例且不意在限制。例如，在以下描述中，“使第一构件形成于第二构件上方或第二构件上”可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且也可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复旨在简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。

此外，为了方便描述，可在本文中使用例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语来描述一元件或构件与另一(些)元件或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语也打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)，且也可据此解译本文中所使用的空间相对描述词。

本揭露实施例提供一种用于静电放电(esd)保护的esd装置。所述esd装置包含触发装置、电阻元件及旁路装置。所述触发装置经配置以检测esd事件且在检测到esd事件时发出触发信号。所述电阻元件响应于归因于高到低esd切换的所述触发信号而建立电压降以启动放电装置来使esd电流放电。所述高到低esd切换对应于esd应力的ps模式或nd模式。所述旁路装置经配置以响应于归因于低到高esd切换的所述触发信号而绕过所述电阻元件且启动所述放电装置。所述低到高esd切换对应于esd应力的pd模式或ns模式。

图1为根据一些实施例的用于静电放电(esd)保护的esd装置10的框图。

参考图1，esd装置10包含触发装置12、电阻元件14、旁路装置16及放电装置18。放电装置18耦合于第一电压总线vdd与第二电压总线vss之间。在实施例中，vdd在从约6伏特(v)到约20v的范围内，且vss为例如接地电压的参考电压。放电装置18通常保持切断状态，直到发生esd事件。触发装置12检测是否发生esd事件，且如果确认发生esd事件，那么响应于所述esd事件而发送触发信号到节点g以启动放电装置18。

可依据静电充电及放电路径的极性来将esd事件分类成四种切换模式：ps模式、ns模式、pd模式及nd模式。

(1)ps模式指将正esd电压施加到芯片中的引脚时的情况，其中vss引脚接地且vdd引脚及其它引脚浮动。

(2)ns模式指将负esd电压施加到芯片中的引脚时的情况，其中vss引脚接地且vdd引脚及其它引脚浮动。

(3)pd模式指将正esd电压施加到芯片中的引脚时的情况，其中vdd引脚接地且vss引脚及其它引脚浮动。

(4)nd模式指将负esd电压施加到芯片中的引脚时的情况，其中vdd引脚接地且vss引脚及其它引脚浮动。

在本揭露实施例中，高到低(下文中指称“hl”)切换发生于相对较高esd应力出现于第一电压总线vdd上且第二电压总线vss相对较低时，此对应于上述ps模式及nd模式。另外，低到高(下文中指称“lh”)切换发生于相对较低esd应力出现于第一电压总线vdd上且第二电压总线vss相对较高时，此对应于上述pd模式及ns模式。

电阻元件14响应于归因于hlesd事件的节点g处的触发信号而建立电压降以启动放电装置18。电阻元件14可对hlesd作出有效响应，但无法对lhesd作出有效响应。由旁路装置16响应于lhesd事件而绕过电阻元件14。在操作中，旁路装置16响应于归因于lhesd事件的节点g处的触发信号而启动放电装置18。因此，放电装置18在第一电压总线vdd与第二电压总线vss之间使esd电流放电。

图2为根据一些实施例的图1中所绘示的esd装置10的电路图。

参考图2，esd装置10的电阻元件14包含电阻器。在实施例中，电阻器的电阻为约300千欧姆(kω)。esd装置10的放电装置18包含例如n型晶体管的晶体管。在实施例中，放电装置18包含高电子迁移率晶体管(hemt)，例如氮化镓(gan)hemt。hemt通常用作集成电路中的数字通断开关。hemt(也称作调制掺杂场效晶体管(modfet)或异质结构fet(hfet))是在具有不同带隙的两种材料之间并入异质结的fet。异质结用作通道区域而非掺杂区域，其大体上与金属氧化物半导体fet(mosfet)的情况一样。归因于通道结构不同于硅cmos，hemt不具有源极/基极到漏极体二极管结构且因此无法有效使lhesd放电。此外，归因于esd事件的持续时间在从约300纳秒(ns)到约1微秒(μs)的范围内，需要具有足够大电压维持电阻器的触发装置。然而，如先前所讨论，电阻器会在lhesd切换的情况中降低esd保护电路的性能。

利用旁路装置16来绕过电阻器14且启动hemt18以使lhesd放电。在本发明实施例中，旁路装置16包含例如n型晶体管的晶体管，其通常保持切断状态，直到发生esd事件。在实施例中，旁路装置16包含hemt。在放电晶体管18及旁路晶体管16两者是hemt的情况中，放电晶体管18具有从约300微米(μm)到约100,000μm的范围内的栅极宽度(例如5,600μm)，而旁路晶体管16具有从约5μm到约400μm的范围内的栅极宽度(例如400μm)。

触发装置12的第一端子耦合到第一电压总线vdd。触发装置12的第二端子耦合到节点g。另外，电阻器14的一端耦合到节点g且因此耦合到触发装置12的第二端子，而电阻器14的另一端耦合到第二电压总线vss。此外，hemt18的栅极耦合到节点g且因此耦合到触发装置12的第二端子及电阻器14的一端。hemt的漏极耦合到第一电压总线vdd。hemt的源极耦合到第二电压总线vss。所属领域的一般技术人员应了解，晶体管的漏极端子及源极端子可依据施加到其的电压电平来互换。此外，hemt16的栅极耦合到第二电压总线vss。hemt16的漏极耦合到节点g且因此耦合到触发装置12的第二端子、电阻器14的一端及hemt18的栅极。hemt16的源极也耦合到第二电压总线vss。

在操作中，响应于ps模式esd事件(在此期间，第一电压总线vdd相对较高，而第二电压总线vss相对较低)而使旁路晶体管16保持切断。同时，触发装置12检测到esd事件且在节点g处发出触发信号。响应于触发信号而建立跨电阻器14的电压降，此接通放电晶体管18。接着，放电晶体管18使esd电流从第一电压总线vdd放电朝向第二电压总线vss。

响应于nd模式esd事件(在此期间，第二电压总线vss相对较低，而第一电压总线vdd相对较高)而使旁路晶体管16保持切断。同时，触发装置12检测到esd事件且在节点g处发出触发信号。同样地，响应于触发信号而建立跨电阻器14的电压降，此接通放电晶体管18。接着，放电晶体管18使esd电流从第一电压总线vdd放电朝向第二电压总线vss。

因此，响应于对应于ps模式esd或nd模式esd的hlesd事件而使旁路晶体管16保持切断且电阻器14用于启动放电晶体管18。

响应于pd模式esd事件(在此期间，第二电压总线vss相对较高，而第一电压总线vdd相对较低)而接通旁路晶体管16，其归因于相对较高vss。由于接通旁路晶体管16，所以电阻器14被绕过。同时，由相对较高vss加偏压于放电晶体管18的栅极，此接通放电晶体管18。接着，放电晶体管18使esd电流从第二电压总线vss放电朝向第一电压总线vdd。

响应于ns模式esd事件(在此期间，第一电压总线vdd相对较低，而第二电压总线vss相对较高)而接通旁路晶体管16，其归因于相对较高vss。同样地，由于接通旁路晶体管16，所以电阻器14被绕过。同时，由相对较高vss加偏压于放电晶体管18的栅极，此接通放电晶体管18。接着，放电晶体管18使esd电流从第二电压总线vss放电朝向第一电压总线vdd。

因此，响应于对应于pd模式esd或ns模式esd的lhesd事件而接通旁路晶体管16且启动放电晶体管18。电阻器14由旁路晶体管16绕过。

半导体装置通常具有esd保护电路。为确保其有效性及可靠性满足jedec标准的要求，需要esd测试。esd测试可包含人体模型(hbm)、充电装置模型(cdm)及机器模型(mm)。hbm表示由带电人体使电流放电到接地ic中引起的esd事件。mm表示从带电机器、工具或设备到接地ic中的放电。此esd模型通常用于汽车组装线中。当装置或ic在工艺期间本身带电且与接地设备接触时，cdm涵盖esd放电。此些esd鉴定测试(hbm、mm及cdm)通常具有破坏性。用户仅获得反馈，而不管受测试装置(dut)是否满足标准。因此，此些测试补充非破坏性测试以收集用于分析及设计优化的额外信息。显而易见，需要有关保护元件及电路的esd行为的详细信息用于其优化。为了此分析及设计优化，采用传输线脉冲(tlp)技术作为基于模型的esd鉴定的替代及补充。近年来，tlp技术因其灵活性及易于产生具有不同脉冲宽度及量值的脉冲而普遍应用于半导体产业中。另外，tlp测试不具有破坏性。tlp技术是基于将长浮动电缆充电到预定电压且将其放电到dut中。电缆放电模拟静电放电事件，但采用时域反射术(tdr)，可监测依据时间而变化的dut阻抗变化。

图3a为展示图2中所绘示的esd装置10上的高到低切换的模拟结果的图式。为调查esd效应，采用tlp产生器来研究esd事件的电流及时域的电路行为。tlpi-v特性展示可允许多少电流针对类似于保护元件及受保护元件上的esd突波的恒定短周期脉冲波。

参考图3a，曲线c1表示本揭露的实施例中的esd装置10的模拟结果，而曲线c2表示不具有旁路装置的既有esd装置的模拟结果。如图3a中所展示，曲线c1大体上与区域c2重叠。因此，esd装置10可被视为与既有方法同等有效。旁路装置16不影响esd装置10对hlesd事件作出响应时的性能。

图3b为展示图2中所绘示的esd装置10上的低到高切换的模拟结果的图式。

参考图3b，曲线c3表示本揭露的实施例中的esd装置10的模拟结果，而曲线c4表示不具有旁路装置的既有esd装置的模拟结果。如图3b中所展示，针对任何给定脉冲波，esd装置10中的允许电流(由曲线c3表示)显著大于既有esd装置中的允许电流(由曲线c4表示)。据此，esd装置10明显胜过既有esd装置。因此，使用旁路装置16来显著增强esd装置10对lhesd事件作出响应时的性能。

图4为根据一些实施例的esd装置40的电路图。

参考图4，除(例如)电容器42用作触发装置之外，esd装置40类似于参考图2所描述及绘示的esd装置10。电容器42耦合于第一电压总线vdd与节点g之间。具体来说，电容器42的一端接收vdd，且另一端耦合到节点g。通过耦合效应的作用，电容器42促进响应于hlesd事件而建立跨电阻器14的电压降，且因此启动放电晶体管18。

图5为根据一些实施例的esd装置50的电路图。

参考图5，除(例如)晶体管52用作触发装置之外，esd装置50类似于参考图2所描述及绘示的esd装置10。晶体管52耦合于第一电压总线vdd与节点g之间。具体来说，晶体管52的源极及漏极接收vdd，且晶体管52的栅极耦合到节点g。晶体管52与电容器功能相同，且促进响应于hlesd事件而建立跨电阻器14的电压降，此启动放电晶体管18。在实施例中，晶体管52包含n型晶体管。在另一实施例中，晶体管52包含hemt。

图6为根据一些实施例的esd装置60的电路图。

参考图6，除(例如)晶体管62用作触发装置之外，esd装置60类似于参考图2所描述及绘示的esd装置10。晶体管62叠接于第一电压总线vdd与节点g之间。在叠接式晶体管62中，叠接串中的最上晶体管的栅极及漏极接收vdd，且剩余晶体管62的各者的栅极及漏极耦合到叠接串中的上一紧邻晶体管的源极。此外，叠接串中的最下晶体管的源极耦合到节点g。晶体管62与二极管串功能相同，且促进响应于hlesd事件而建立跨电阻器14的电压降，此启动放电晶体管18。在实施例中，晶体管62包含n型晶体管。在另一实施例中，晶体管62包含hemt。

图7为根据一些实施例的用于esd保护的系统70的示意图。

参考图7，系统70(例如半导体芯片)包含经配置以保护内部电路77免受esd事件的esd装置71到75。esd装置71到75的各者可包含分别参考图2、4、5及6所描述及绘示的esd装置10、40、50及60的一者。系统70还包含用于esd保护的晶体管78，例如hemt。安置于电压总线hv_vdd与第二电压总线vss之间的晶体管78在正常操作期间保持切断状态且响应于esd事件而被启动。在实施例中，hv_vdd在从约100v到约600v的范围内。安置于第一电压总线vdd与第二电压总线vss之间的内部电路77通过输入/输出(i/o)引脚或衬垫p1、p2及p3与芯片中的其它组件或外部装置通信。

第一esd装置71安置于第一电压总线vdd与第二电压总线vss之间。在实施例中，第一esd装置71经配置以响应于连接到vdd的引脚pvd(“vdd引脚”)上的ps模式切换或响应于连接到vss的引脚pvs(“vss引脚”)上的nd模式切换而使esd电流放电朝向第二电压总线vss。此外，第一esd装置71经配置以响应于引脚pvd上的ns模式切换或响应于引脚pvs上的pd模式切换而使esd电流放电朝向第一电压总线vdd。

第二esd装置72安置于第一电压总线vdd与第一i/o引脚p1之间。在实施例中，第二esd装置72经配置以响应于引脚pvd上的ns模式切换或响应于第一i/o引脚p1上的pd模式切换而使esd电流放电朝向第一电压总线vdd。

第三esd装置73安置于第一i/o引脚p1与第二电压总线vss之间。在实施例中，第三esd装置73经配置以响应于第一i/o引脚p1上的ps模式切换或响应于引脚pvs上的nd模式切换而使esd电流放电朝向第二电压总线vss。

第四esd装置74安置于第一电压总线vdd与第二i/o引脚p2之间。第二i/o引脚p2经由第一内部总线vs1耦合到内部电路77，第一内部总线vs1具有低于vdd且高于vss的电压电平。在实施例中，第四esd装置74经配置以响应于引脚pvd上的ps模式切换或响应于第二i/o引脚p2上的nd模式切换而使esd电流放电朝向第一内部总线vs1。此外，第四esd装置74经配置以响应于引脚pvd上的ns模式切换或响应于第二引脚p2上的pd模式切换而使esd电流放电朝向第一电压总线vdd。

第五esd装置75安置于第三i/o引脚p3与第二电压总线vss之间。第三i/o引脚p3经由第二内部总线vd1耦合到内部电路77，第二内部总线vd1具有低于vdd且高于vss的电压电平。在实施例中，第五esd装置75经配置以响应于第三i/o引脚p3上的ps模式切换或响应于引脚pvs上的nd模式切换而朝向第二电压总线vss使esd电流放电。此外，第五esd装置75经配置以响应于第三i/o引脚p3上的ns模式切换或响应于引脚pvs上的pd模式切换而使esd电流放电朝向第二内部总线vd1。

图8为展示根据一些实施例的esd保护的方法的流程图。

参考图8，在操作802中，在第一电压总线与第二电压总线之间提供放电装置。在正常操作期间，第一电压总线具有高于第二电压总线的电压电平。

在操作804中，在正常操作期间使放电装置保持切断状态。因此，在正常操作期间，放电装置不干扰其它电路组件且消耗相对较低电力。

在操作806中，检测是否发生esd事件。如果未发生esd事件，那么使放电装置保持切断状态。如果检测到esd事件，那么在操作808中确定esd事件是否为高到低(hl)类型，在hl类型期间，第一电压总线相对于第二电压总线呈高电位。如果确认esd事件为hl类型，那么在操作810中由电阻元件启动放电装置。如果否认esd事件为hl类型，那么在操作812中确定esd事件为低到高(lh)类型，在lh类型期间，第二电压总线相对于第一电压总线呈高电位。随后，在操作814中由旁路装置启动放电装置，所述旁路装置绕过电阻元件。

在一些实施例中，本揭露提供一种电路，其包含放电装置、电阻元件及旁路装置。所述放电装置安置于第一电压总线与第二电压总线之间。所述电阻元件经配置以响应于高到低静电放电(esd)事件而启动所述放电装置，在所述高到低esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位。所述旁路装置经配置以响应于低到高esd事件而绕过所述电阻元件且启动所述放电装置，在所述低到高esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

在一些实施例中，本揭露也提供一种系统，其包含内部电路及经配置以保护所述内部电路免受esd事件的若干装置。所述装置的各者包含放电装置、电阻元件及旁路装置。所述放电装置安置于第一电压总线与第二电压总线之间。所述电阻元件经配置以响应于高到低静电放电(esd)事件而启动所述放电装置，在所述高到低esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位。所述旁路装置经配置以响应于低到高esd事件而绕过所述电阻元件且启动所述放电装置，在所述低到高esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

在一些实施例中，本揭露提供一种方法。所述方法包含：在第一电压总线与第二电压总线之间提供放电装置，在正常操作期间，所述第一电压总线具有高于所述第二电压总线的电压电平；由电阻元件响应于高到低(hl)类型的esd事件而启动所述放电装置，在所述hl类型的所述esd事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及由旁路装置响应于低到高(lh)类型的esd事件而启动所述放电装置，在所述lh类型的所述esd事件期间，所述第二电压总线相对于所述第一电压总线呈高电位，所述旁路装置绕过所述电阻元件。

前文已概述若干实施例的特征，使得所属领域的技术人员可较佳理解本揭露实施例的方面。所属领域的技术人员应了解，其可容易地将本揭露实施例用作用于设计或修改其它过程及结构的基础以实施相同目的及/或达成本文中所引入的实施例的相同优点。所属领域的技术人员也应意识到，此些等效构造不应背离本揭露实施例的精神及范围，且其可在不背离本揭露实施例的精神及范围的情况下对本文作出各种改变、置换及变更。

符号说明

10静电放电(esd)装置

12触发装置

14电阻元件/电阻器

16旁路装置/旁路晶体管/高电子迁移率晶体管(hemt)

18放电装置/hemt/放电晶体管

40esd装置

42电容器

50esd装置

52晶体管

60esd装置

62晶体管

70系统

71第一esd装置

72第二esd装置

73第三esd装置

74第四esd装置

75第五esd装置

77内部电路

78晶体管

802操作

804操作

806操作

808操作

810操作

812操作

814操作

g节点

hv_vdd电压总线

p1第一输入/输出(i/o)引脚

p2第二i/o引脚

p3第三i/o引脚

pvd引脚

pvs引脚

vd1第二内部总线

vdd第一电压总线

vs1第一内部总线

vss第二电压总线