专利名称：电机控制用半导体集成电路的制作方法
技术领域：
本发明涉及电机控制用半导体集成电路，尤其涉及利用锁相环路控制(PLL控制，Phase Locked Loop control)和脉冲宽度调制方式(Pulse WidthModulation)对电机进行定速控制的半导体集成电路。
原来的电机控制用半导体集成电路100如
图10所示，它与被控制的3相电机(主轴电机)1、生成设定电机1转速的基本时钟CLK的基准振荡器2、检测流过电机1定子一边的电枢绕组的电流的读出电阻3和直流电源(图中未示出)连接起来使用。
半导体集成电路100中，4、5、6是控制向电机1各电枢绕组通电的定时的P沟道型输出晶体管；7、8、9是控制流入电枢绕组的电流量的N沟道型输出晶体管；晶体管4和7、5和8以及6和9串联连接；晶体管4、5、6的源极以及晶体管7、8、9的源极分别连在一起，通过外加的读出电阻3接到电源端子VDD与接地之间，同时晶体管4和7、5和8以及6和9的连接点分别连接到输出端子Out1、Out2、Out3，电机1的各电枢绕组与这些输出端子Out1、Out2、Out3连接。
10、11、12是反向比较器，“-”输入端通过延迟电路13、14、15连接到电机1的各电枢绕组，“+”输入端连接到绕组的中心点。
16是相位比较电路，2个输入端中的1个连接外加的基准振荡器2，另一个输入端连接到反向比较器10的输出端。17是低通滤波器，输入端连接相位比较电路16的输出端。18是利用运算放大器构成的积分器，运算放大器的“+”输入端连接低通滤波器17的输出端，“-”输入端通过积分器的电阻连接晶体管7、8、9的源极。19是三角形波发生电路。20是比较器，比较器20的“+”输入端连接积分器的输出端，“-”输入端连接三角形波发生电路19。
21是输出状态设定电路，输入端连接反向比较器10、11、12和比较器20的输出端，输出端连接晶体管4、5、6、7、8、9。
相位比较电路16如图12所示，包括由“与非”门构成的锁存器组合而成的数字式相位比较器22、串联连接在电源端子VDD与接地之间的P沟道型MOS晶体管23和N沟道型MOS晶体管24，以及反向器25。相位比较器22两个输入端子中的一个输入端子R连接基准振荡器2，而另一个输入端子V连接反向比较器10。相位比较器22两个输出端中的一个输出端子U连接晶体管23的栅极，而另一个输出端子D通过反向器25连接晶体管24的栅极；使晶体管23和24的连接点连接低通滤波器17。
并用图12来说明上述结构的半导体集成电路100的工作情况。
电机1由于利用晶体管4、5、6、7、8、9的通/断控制使3相电枢绕组中的两相两相顺序通过电流而使定子转动，其电流方向从输出端子Out3到Out2，Out3到Out1，Out2到Out1，Out2到Out3，Out1到Out3，Out1到Out2的顺序重复变换6种状态。在这种电流方向变换的时候，通过延迟电路13、14、15，用反向比较器10、11、12将电枢绕组端产生的反向电压与绕组中心点的电位相比较，向输出状态设定电路21供给如图11(a)中所示波形的信号作为转子位置检测信号P1、P2、P3，同时向相位比较电路16的输入端子V供给位置检测信号P1(用P2或P3也可以)。此外，延迟电路13、14、15为了重复上述6种状态而使绕组端产生的反向电压的相位延迟60度，通过反向比较器10、11、12把变换的电流方向的下一个状态作为位置检测信号P1、P2、P3供给输出状态设定电路21。
对向电机1的各电枢绕组通电的定时作如下控制。在输出状态设定电路21利用位置检测信号P1、P2、P3生成如图11(b)所示的定时信号T1、T2、T3。生成的定时信号T1、T2、T3供给晶体管4、5、6的栅极，使晶体管4、5、6通/断，从而控制对各电枢绕组的通电定时。
另一方面，对流入电机1各电枢绕组的电流量作如下控制。从基准振荡器2向相位比较电路16的输入端子R供给频率与电机1预期转动频率相同的基本时钟CLK，向相位比较电路16的输入端子V供给位置检测信号P1，并且用相位比较电路16对位置检测信号P1与基本时钟CLK进行相位比较，相位比较电路16输出的相位差检测信号通过低通滤波器17供给积分器18的运算放大器的“+”输入端。流过电机1电枢绕组的负载电流利用读出电阻3进行电压变换，其电压供给积分器18的电阻。经过积分器积分的电压和三角形波发生电路19的输出供给比较器20，比较器20的输出作为PWM信号供给输出状态设定电路21。输出状态设定电路21按照如图11(C)所示的定时向下产生的扫描和信息信号具有的帧速为F/每秒，其中扫描和象素信号包括在第一方式下为1/(2·F·N)秒的期间的诸时隙和在第二方式下为1/(2·F·(N-S+1))秒的期间的诸时隙。</claim><claim>6、如权利要求1所述的显示驱动器，其特征在于显示板是液晶显示器。</claim><claim>7、一种选择呼叫无线电设备，它包括用来接收包括信息的无线电信号的一接收机；与所述接收机连接，对信息解码并从中产生一组信息信号的一处理部件；用来显示信息的一液晶显示(LCD)板，一LCD驱动器电路，它与所述处理部件和所述LCD板连接，能够驱动所述LCD板的电极以便按象素显示信息，包括用一组扫描信号来驱动LCD板的一组关于扫描的显示电极的N个扫描驱动器；用一组信息信号来驱动LCD板的一组关于信息的显示电极的P个信息驱动器；和与所述N个扫描驱动器和P个信息驱动器相连的一控制部件，其中所述控制部件具有第一和第二方式，并且，在第一方式下所述控制部件控制N个扫描驱动器以便产生N个不同的扫描信号，和在第二方式下所述控制部件控制N个扫描驱动器以便通过所述N个扫描驱动器中的S个来产生一个公用扫描信号和通过所述N个扫描驱动器中的N-S个驱动器来产生N-S个不同的信描信号，其中N，P和S是正整数。</claim><claim>8、如权利要求7所述的选择寻呼无线电设备，其中在第一方式下，N个不同的扫描信号具有M1个电压电平，而第二方式下公用扫描信号和N-S个不同的扫描信号的每一个具有M2个电压电平，M1和M2是正整数。</claim><claim>9、如权利要求8所述的选择寻呼无线电设备，其中在M1个电压电平的相邻电压电平之间和在M2个电压电平的相邻的电压电平之间存在基本相等的电压差，且M1是基本等于
的整数，而M2是基率来开关晶体管，所以可以大幅度降低噪声。此外，由于不用读出电阻来监测电机的输出电流即可进行定速控制，可以不考虑读出电阻造成的电压降，所以晶体管的接通电阻允许大，从而可以减小这些晶体管的芯片面积。
具体地说，电机是3相电机，位置检测装置是利用在电机转动时使电枢绕组各相产生的反电动势与绕组的中心点电位相比较而生成与各相相对应的位置检测信号的反向比较器，设定基本时钟频率为电机预期转动频率的3倍，通过把位置检测信号作为位置检测信号3倍频率的合成信号的合成电路来供给，通过将相位差检测信号分频为位置检测信号频率的输出状态设定电路供给输出晶体管。
合成电路具体包括把各个反向比较器的输出两个两个作为输入的2输入端“与非”门和把这各个2输入端“与非”门的输出作为输入的3输入端“与非”门。
另外，如果采取2个相位比较电路并联连接而通过反向器将合成信号和基本时钟输入到其中1个相位比较电路的结构，那就可以在0～100％导通占空比的范围内控制输出晶体管。
图1为本发明的第1实施例的方框图。
图2为本发明的第2实施例的方框图。
图3为表示图1及图2中合成电路例子的电路图。
图4为表示图1及图2中相位比较电路例子的电路图。
图5为表示图1及图2中相位比较电路另一个例子的电路图。
图6为表示图1及图2中输出状态设定电路例子的电路图。
图7为表示使用图4的相位比较电路时图1的电机控制用半导体集成电路工作的时间图。
图8为表示使用图5的相位比较电路时图1的电机控制利用半导体集成电路工作的时间图。
图9为表示使用图4的相位比较电路时图2的电机控制用半导体集成电路工作的时间图。
图10为原来的电机控制用半导体集成电路的方框图。
图11表示图10的电机控制用半导体集成电路工作的时间图。
图12表示图10中相位比较电路例子的电路图。
下面，参照图1和图3至图8对此发明的第1项实施例加以说明。图1中，200是电机控制用半导体集成电路，它与受控制的3相电机(主轴电机)31、生成设定电机31转速的基本时钟CLK的基准振荡器32和直流电源(图中未示出)连接起来使用。
半导体集成电路200中，34、35、36是控制向电机31各电枢绕组通电的定时的P沟道型输出晶体管；37、38、39是控制流入各电枢绕组的电流量的N沟道型输出晶体管。晶体管34和37、35和38以及36和39串联连接，晶体管34、35、36的源极和晶体管37、38、39的源极分别连在一起，并且连接到电源端子VDD与接地之间；同时晶体管34和37、35和38以及36和39的连接点分别与输出端子Out1、Out2、Out3相连，电机31的各电枢绕组接到这些输出端子Out1、Out2、Out3上。
40、41、42是反向比较器，它通过延迟电路43、44、45将电机31的各电枢绕组产生的绕组端电压与绕组的中心点电压相比较，检测出电机31的转子位置。46是合成电路，把反向比较器40、41、42输出的位置检测信号P1、P2、P3作为输入而输出合成信号IND3。47是相位比较电路，将合成电路46输出的合成信号IND3与基准振荡器32输出的基本时钟CLK进行相位比较后输出相位差检测信号。
48是输出状态设定电路，利用反向比较器40、41、42的位置检测信号P1、P2、P3生成供给晶体管34、35、36的定时信号T1、T2、T3；同时将相位比较电路47的相位差检测信号作为PWM信号输入而生成供给晶体管37、38、39的电流控制信号C1、C2、C3。
合成电路46如图3所示，它的结构是在3个2输入端“与非”门被分别输入位置检测信号P1和P2、P2和P3以及P3和P1，它们的输出被输入到3输入端的“与非”门，最后输出合成信号IND3。
相位比较电路47如图4所示，它包括由与“非门”构成的锁存器组合而成的数字式相位比较器49、串联连接在电源端子VDD与接地之间的P沟道型MOS晶体管50和下拉电阻51。相位比较器49两个输入端中的一个输入端子R连接基准振荡器32，另一个输入端子V连接合成电路46的输出端；相位比较器49的输出端子U连接晶体管50的栅极，晶体管50与电阻51的连接点连接到输出状态设定电路48。
输出状态设定电路48如图6所示，它由“与非”门和反向器构成，将反向比较器40、41、42输出的位置检测信号P1、P2、P3作为输入，同时将相位比较电路47输出的相位差检测信号作为PWM信号输入而输出定时信号T1、T2、T3和电流控制信号C1、C2、C3。
并用图7对上述结构的集成电路200的工作情况加以说明。
电机31通过控制晶体管34、35、36、37、38、39的通/断，使3相电枢绕组两相两相地顺序通过电流而使定子转动，其电流方向按从输出端子Out3到Out1，Out2到Out3，Out1到Out2的顺序重复变换3种状态。在此电流方向变换的时候，使电枢绕组端产生的反向电压通过延迟电路43、44、45用反向比较器40、41、42与绕组中心点的电位相比较，将图7(a)所示的转子位置检测信号P1、P2、P3供给合成电路46和输出状态设定电路48。而且，延迟电路43、44、45为了重复上述3种状态而使绕组端产生的反向电压相位延迟60度，通过反向比较器40、41、42将变换电流方向的下一个状态作为位置检测信号P1、P2、P3供给输出状态设定电路。
对向电机31的各电枢绕组通电的定时作如下控制。在输出状态设定电路48根据位置检测信号P1、P2、P3生成如图7(b)所示的定时信号T1、T2、T3。由于生成的定时信号T1、T2、T3被供给晶体管34、35、36的栅极，所以晶体管34、35、36被通/断，就可以控制向各电枢绕组通电的定时。
另一方面，对流过电机31各电枢绕组的电流量作如下控制。在合成电路46合成位置检测信号P1、P2、P3而生成如图7(d)所示的频率为位置检测信号频率3倍的合成信号IND3。基准振荡器32输出的如图7(e)所示的频率为电机31预期转动频率3倍的基本时钟CLK供给相位比较电路47的输入端子R；合成信号IND3供给相位比较电路47的输入端子V并在相位比较电路47中检测出合成信号IND3相对基本时钟CLK的相位滞后偏差，生成由此相位滞后偏差量决定的占空比为0～50％的如图7(f)所示的相位差检测信号，作为PWM信号供给输出状态设定电路48。在输出状态设定电路48，PWM信号按照位置检测信号P1、P2、P3进行3分之1分频作为如图7(c)所示的电流控制信号C1、C2、C3，供给晶体和37、38、39的栅极，由此PWM的占空比决定晶体管37、38、39的导通占空比，使与晶体管34、35、36的通/断组合，在输出端子Out1、Out2、Out3得到如图7(g)所示的PWM输出，电机31顺序进行上述3种状态的电流变换便可以控制流过各电枢绕组的电流量，决定电机31的转速。
如上所述，合成信号IND3的频率与基本时钟CLK的频率一致那样形成闭环控制电路，就可以将电机31控制到一定速度。而且，在电机31的定速控制状态，合成信号IND3与基本时钟CLK的相位以补偿电机31的机械损耗形式在有一定量偏移的状态下处于稳定。
半导体集成电路200中，由于不需要原来的半导体集成电路100的低通滤波器17、积分器18、三角形波发生电路19和比较器20，所以电路规模减小，芯片面积可以缩小。而且，在半导体集成电路200中，由于用与位置检测信号P1、P2、P3的频率相同的约300Hz的低频率来开关晶体管，所以可以大幅度降低噪声。此外，半导体集成电路200中，由于不用读出电阻来监测电机31的输出电流就能进行定速控制，可以不考虑读出电阻造成的电压降成分，所以晶体管34、35、36、37、38、39的接通电阻允许大，从而可以缩小这些晶体管的元件面积。在此实施例场合，PWM的占空比控制在0～50％也可以取得电机起动时对电流的控制效果。
下面，对上述实施例中，使用图5的相位比较电路代替图4的相位比较电路作为图1的相位比较电路47的情况加以说明。
图5所示的相位比较电路包括由“与非”门构成的锁存器组合而成的数字式相位比较器49、串联连接在电源端子VDD与接地之间的下拉电阻52和N沟道型MOS晶体管53以及反向器54。相位比较器49的输出端子D通过反向器54连接到晶体管53的栅极，将电阻52与晶体管53的连接点连接到输出状态设定电路48。
如图8(d)～(f)所示，合成信号IND3由于相位相对基本时钟CLK具有超前偏差，所以PWM的占空比决定，可以取得与实施例1相同的效果。
下面，参照图2和图9对本发明的第2实施例加以说明，但对图2中与图1所示半导体集成电路相同的部分标注相同的符号不再解释。图2的半导体集成电路300中，与图1的不同之处是在结构上并联配置了2个相位比较电路47，使合成信号IND3和基本时钟CLK通过反向器55输入到其中1个相位比较电路47。电机31的电流方向按照从输出端子Out3到Out2，Out3到Out1，Out2到Out1，Out2到Out3，Out1到Out3，Out1到Out2的顺序反复变换6种状态，PWM的占空比可为0～100％。所以，它不仅可以取得与第1实施相同的效果，而且具有输出电流控制范围宽的优点。
另外，也可以用该实施的两个相位比较电路47来替代图5的相位比较电路。
如上所述，此发明的半导体集成电路利用反向比较器输出的3相位置检测信号在合成电路中生成3倍频率的合成信号，在相位比较电路中与频率为电机预期转动频率3倍的基本时钟进行相位比较，生成由其相位的滞后偏差或超前偏差决定占空比的PWM信号，使此PWM信号在输出状态设定电路中与3相的位置检测信号混合并进行3分之1分频后控制输出晶体管的电流量。由于①不需要原来的半导体集成电路的低通滤波器、积分器、三角形波发生电路和比较器，所以电路规模变小，芯片面积可以缩小；②使用与位置检测信号的频率相同的约300Hz的低频率来开关输出晶体管，使噪声可以大幅度降低；③不需要用读出电阻来监测电机的输出电流，可以不考虑读出电阻造成的电压降，晶体管的接通电阻可以相应增大，从而可以缩小这些晶体管的芯片面积。
另外，由于配置了2个相位比较电路，所以可在0～100％范围内对电机电流的占空比进行控制。
权利要求
1.一种电机控制用半导体集成电路，具有驱动电机的输出晶体管，检测前述电机转子位置并生成位置检测信号的位置检测装置，比较位置检测信号与基本时钟的相位并生成相位差检测信号的相位比较电路，从而能进行PLL控制其特征在于，根据前述相位差检测信号的占空比来控制前述晶体管的导通占空比。
2.如权利要求1所述的电机控制用半导体集成电路，其特征在于，前述电机是3相电机，前述位置检测装置是在前述电机转动时，使用使电枢绕组的各相产生的反电动势与绕组的中心点电位相比较并对应各相生成前述位置检测信号的反向比较器，设定基本时钟的频率为电机预期转动频率的3倍，通过将前述位置检测信号作为位置检测信号3倍频率的合成信号的合成电路来供给，通过将前述相位差检测信号分频为前述位置检测信号的频率的输出状态设定电路供给前述输出晶体管。
3.如权利要求2所述的电机控制用半导体集成电路，其特征在于，前述合成电路包括将前述位置检测信号中的输出两个两个作为输入的2输入端“与非”门，和将此各2输入端“与非”门的输出作为输入的3输入端“与非”门。
4.如权利要求2所述的电机控制用半导体集成电路，其特征在于，将前述相位比较电路2个并联连接，通过反向器将前述合成信号和基本时钟输入到2个相位比较电路中的1个。
5.一种电机控制用半导体集成电路，将直流电源连接到电源端子，将生成基本时钟的基准振荡器连接到输入端子，对连接到输出端子上的3相电机进行定速控制，其特征在于，这种电机控制用半导体集成电路具有串联连接在前述电源端子与接地之间并将前述输出端子接到串联连接点的定时控制用输出晶体管及电流控制用输出晶体管；前述电机转动时，将电枢绕组各相产生的反电压与电枢绕组的中心点电位相比较，生成转子位置检测信号的反向比较器；合成前述位置检测信号而生成频率为位置检测信号频率3倍的合成信号的合成电路；将频率为电机预期转动频率3倍的基本时钟与前述合成信号进行相位比较而生成相位差检测信号的相位比较电路；根据前述位置检测信号生成供给前述定时控制用晶体管的定时信号和根据前述位置检测信号和前述相位差检测信号生成供给前述电流控制用晶体管的电流控制信号的输出状态设定电路。
全文摘要
一种电机控制用半导体集成电路,具有驱动电机的输出晶体管,检测前述电机转子位置并生成位置检测信号的位置检测装置,比较位置检测信号与基本时钟的相位并生成相位差检测信号的相位比较电路,从而能进行PLL控制其特征在于,根据前述相位差检测信号的占空比来控制前述晶体管的导通占空比。
文档编号H02P6/14GK1195223SQ9810642
公开日1998年10月7日 申请日期1998年2月26日 优先权日1997年2月26日
发明者河越弘和 申请人:日本电气株式会社