补充复位模块、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置领域，具体地，涉及一种用于栅极驱动电路的补充复位模块、包括该补充复位模块的栅极驱动电路和包括该栅极驱动电路的显示装置。
【背景技术】
[0002]显示装置的栅极驱动电路通常包括级联的多级移位寄存单元，每级移位寄存单元都包括上拉节点和输出端，为了实现正常的信号输出，需要在本级移位寄存单元输出扫描信号后对上拉节点和输出端进行复位。为了增强栅极驱动电路的驱动能力、减小下降时间(falling time)，通常会对移位寄存单元的上拉节点和输出端分别进行复位。
[0003]在栅极驱动电路中，后一级的移位寄存单元为前一级的移位寄存单元提供复位信号，利用补充复位模块对后几级移位寄存单元的上拉节点和输出端进行复位。在相邻两级移位寄存单元中，后一级移位寄存单元的输出复位端通常与上一级移位寄存单元的上拉节点复位端相连。当后一级的移位寄存单元进行输出时，由于寄生电容的存在，会将下拉晶体管的栅极(即，输出复位端)耦合至高电平，而后一级移位寄存单元的输出复位端与上一级移位寄存单元的上拉节点复位端相连，因此，上一级移位寄存单元的上拉节点复位端的电位也被相应抬高，从而导致了上一级移位寄存单元的上拉节点产生漏电。
[0004]因此，如何避免对移位寄存单元进行复位时，该移位寄存单元上一级的移位寄存单元上拉节点出现漏电的现象成为本领域亟待解决的技术问题。
【发明内容】
[0005]本发明的目的在于提供一种用于栅极驱动电路的补充复位模块、包括该补充复位模块的栅极驱动电路和包括该栅极驱动电路的显示装置。利用所述补充复位模块为最后N级所述复位移位寄存单元中的至少一者进行复位，可以防止对应有所述补充复位模块的移位寄存单元上一级的移位寄存单元的上拉节点漏电。
[0006]为了实现上述目的，作为本发明的一个方面，提供一种用于栅极驱动电路的补充复位模块，其中，所述补充复位模块包括上拉控制单元、下拉控制单元、时钟信号输入端、预定电平输入端、第一控制信号输入端、第二控制信号输入端和信号输出端，
[0007]所述上拉控制单元的控制端与所述时钟信号输入端相连，所述上拉控制单元的输出端与所述补充复位模块的信号输出端相连，当所述时钟信号输入端提供有效信号时，所述上拉控制单元能够将所述时钟信号输入端与所述信号输出端导通，
[0008]所述下拉控制单元的第一控制端与所述第一控制信号输入端相连，所述下拉控制单元的第二控制端与所述第二控制信号输入端相连，所述下拉控制单元的输入端与所述预定电平输入端相连，所述下拉控制单元的输出端与所述信号输出端相连，当所述第一控制信号输入端和所述第二控制信号输入端的任意一者输入有效信号时，所述下拉控制单元将所述预定电平输入端与所述信号输出端导通。
[0009]优选地，所述上拉控制单元包括上拉控制晶体管，所述上拉控制晶体管的栅极和第一极与所述时钟信号输入端相连，以形成为所述上拉控制单元的控制端，所述上拉控制晶体管的第二极形成为所述上拉控制单元的输出端。
[0010]优选地，所述下拉控制单元包括第一下拉控制晶体管和第二下拉控制晶体管，所述第一下拉控制晶体管的栅极与所述第一控制信号输入端相连，所述第一下拉控制晶体管的第一极与所述信号输出端相连，所述第一下拉控制晶体管的第二极与所述预定电平输入端相连，所述第二下拉控制晶体管的栅极与所述第二控制信号输入端相连，所述第二下拉控制晶体管的第一极与所述信号输出端相连，所述第二下拉控制晶体管的第二极与所述预定电平输入端相连。
[0011]优选地，当所述上拉控制单元包括所述上拉控制晶体管时，所述上拉控制晶体管的宽长比小于所述第一下拉控制晶体管的宽长比，并且，所述上拉控制晶体管的宽长比也小于所述第二下拉控制晶体管的宽长比。
[0012]作为本发明的另一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括多级移位寄存单元和2N条时钟信号线，每级移位寄存单元都包括输出复位端和上拉节点复位端，多级所述移位寄存单元包括显示移位寄存单元和复位移位寄存单元，并且，至少后N级移位寄存单元为所述复位移位寄存单元，N为自然数，至少在包括所述显示移位寄存单元和后N级复位移位寄存单元中的第一级复位移位寄存单元的多级移位寄存单元中，本级移位寄存单元的输出复位端与上一级移位寄存单元的上拉节点复位端相连，其中，所述栅极驱动电路还包括第一补充复位模块，至少最后N级所述复位移位寄存单元中的第一级复位移位寄存单元对应一个所述第一补充复位模块，
[0013]所述第一补充复位模块包括第一上拉控制单元、第一下拉控制单元、第一时钟信号输入端、预定电平输入端、第一控制信号输入端、第二控制信号输入端和第一信号输出端，
[0014]所述第一上拉控制单元的控制端与所述第一时钟信号输入端相连，所述第一上拉控制单元的输出端与所述第一补充复位模块的第一信号输出端相连，当所述第一时钟信号输入端提供有效信号时，所述第一上拉控制单元能够将所述时钟信号输入端与所述第一信号输出端导通，
[0015]所述第一下拉控制单元的第一控制端与所述第一控制信号输入端相连，所述第一下拉控制单元的第二控制端与所述第二控制信号输入端相连，所述第一下拉控制单元的输入端与所述预定电平输入端相连，所述第一下拉控制单元的输出端与所述第一信号输出端相连，当所述第一控制信号输入端和所述第二控制信号输入端的任意一者输入有效信号时，所述第一下拉控制单元将所述预定电平输入端与所述第一信号输出端导通；
[0016]所述第一补充复位模块的第一控制信号输入端与该第一补充复位模块对应的复位移位寄存单元的输入端相连，所述第一补充复位模块的第二控制信号输入端与该第一补充复位模块对应的复位移位寄存单元的输入端相连，所述第一补充复位模块的第一信号输出端与该第一补充复位模块对应的复位移位寄存单元的输出复位端相连；
[0017]当与所述第一补充复位模块对应的复位移位寄存单元输出有效信号时，通过所述第一补充复位模块的第一时钟信号输入端输入的时钟信号为无效信号。
[0018]优选地，后N级所述复位移位寄存单元中的每一级均对应有一个所述第一补充复位模块。
[0019]优选地，在后N级复位移位寄存单元中，除了其中第一级复位移位寄存单元之外，其余所述复位移位寄存单元所对应的所述第一补充复位模块的信号输出端还与其对应的复位移位寄存单元的上拉节点复位端相连。
[0020]优选地，所述栅极驱动电路还包括第二补充复位模块，最后一级所述复位移位寄存单元对应有一个所述第二补充复位模块，
[0021]所述第二补充复位模块包括第二时钟信号输入端、第二上拉控制晶体管、第三下拉控制晶体管、第三控制信号输入端和第二信号输出端，
[0022]所述第二信号输出端与相应的移位寄存单元的上拉节点复位端相连；
[0023]所述第二上拉控制晶体管的栅极和第一极与所述第二时钟信号输入端相连，所述第二上拉控制晶体管的第二极与所述第二信号输出端相连；
[0024]所述第三下拉控制晶体管的栅极与所述第三控制信号输入端相连，且当与所述第二补充复位模块对应的复位移位寄存单元开始输出有效信号时，所述第三控制信号输入端能够接收到有效信号，所述第三下拉控制晶体管的第一极与所述第二信号输出端相连，所述第三下拉控制晶体管的第二极与所述预定电平输入端相连；
[0025]关于对应于同一个所述复位移位寄存单元的所述第一补充复位模块和所述第二补充复位模块，通过所述第二时钟信号输入端输入的时钟信号与通过所述第一时钟信号输入端输入的信号错开预定时间段，且所述预定时间段小于所述移位寄存单元的输出信号的脉冲宽度。
[0026]优选地，所述第一补充复位模块的信号输出端还与其对应的所述复位移位寄存单元的上一级移位寄存单元的上拉节点复位端相连。
[0027]优选地，所述栅极驱动电路还包括第三补充复位模块，所述第三补充复位模块的结构与所述第一补充复位模块的结构相同，所述第三补充复位模块的第一时钟信号输入端输入的时钟信号与通过所述第一时钟信号输入端输入的信号错开预定时间段，且所述预定时间段小于所述移位寄存单元的输出信号的脉冲宽度，且当与所述第三补充复位模块对应的复位移位寄存单元开始输出有效信号时，所述第三补充复位模块的第一控制信号输入端能够接收到有效信号，所述第三补充复位模块的第二控制信号输入端接收时钟信号，该时钟信号的时序与通过所述第三补充复位模块的第一时钟信号输入端输入的时钟信号时序互补。
[0028]优选地，所述第一上拉控制单元包括第一上拉控制晶体管，所述第一上拉控制晶体管的栅极和第一极与所述第一时钟信号输入端相连，以形成为所述第一上拉控制单元的控制端，所述第一上拉控制晶体管的第二极形成为所述第一上拉控制单元的输出端。
[0029]优选地，所述第一下拉控制单元包括第一下拉控制晶体管和第二下拉控制晶体管，所述第一下拉控制晶体管的栅极与所述第一控制信号输入端相连，所述第一下拉控制晶体管的第一极与所述信号输出端相连，所述第一下拉控制晶体管的第二极与所述预定电平输入端相连，所述第二下拉控制晶体管的栅极与所述第二控制信号输入端相连，所述第二下拉控制晶体管的第一极与所述信号输出端相连，所述第二下拉控制晶体管的第二极与所述预定电平输入端相连。
[0030]优选地，当所述第一上拉控制单元包括所述第一上拉控制晶体管时，所述第一上拉控制晶体管的宽长比小于所述第一下拉控制晶体管的宽长比，并且，所述第一上拉控制晶体管的宽长比还小于所述第二下拉控制晶体管的宽长比。
[0031]优选地，所述移位寄存单元包括输出晶体管，所述输出晶体管的第一极用于接收时钟信号，所述输出晶体管的第二极与所述移位寄存单元的输出端相连，输入至对应有所述第一补充复位模块的移位寄存单元的输出晶体管的第一极的时钟信号的时序与输入至相应的所述第一补充复位模块的时钟信号的时序互补。
[0032]优选地，N为3。
[0033]作为本发明的还一个方面，提供一种显示装