专利名称：可变增益数字滤波器的制作方法
技术领域：
本发明涉及数字滤波器，特别是可变增益的数字滤波器，它是用于限制移动通信中广泛使用的数字通信领域中的频带宽度的重要技术。
在相同的时隙中出现多种增益的这样一个系统中，比如IS-95(暂定标准95，美国数字携带式电话机系统模式标准)系统中，通常是在频宽限制(数字的)滤波器前面部分实现增益调节(切换)的。如果这个限制是在后面的部分中进行，在输出中将出现不连续点，而且滤波器的频宽限制特性将不再是满意的。
因此，如
图1所示，增益选择器51和乘法器52被安排在数字滤波器53之前，在增益选择器51中对已经经历基带处理的数据所选择的增益进行相乘，并将结果馈送到数字滤波器53。在这种情况下，如果X比特位是已经经历基带处理的数据，而Y比特位是增益的比特位数，若在没有任何准确度损失下进行计算，并且数字滤波器53的结构是比如图2中所示的一个电路，那么对数字滤波器53的输入是X+Y比特位。
图2所示的数字滤波器53装备有一个选择器，选择器用于在一个时隙中n次(在此n是滤波器阶数)切换输入数据和一个系数序列。数字滤波器53是按时分处理实现FIR(有限脉冲响应)滤波的电路。工作过程是相当于没有乘法器16和选择器15的图4所示的电路。
如图3的时序图所示，输入数据(N)-IN(N-1)在选择器SEL13中经历时分多路复用，并且在由选择器SEL14用时分多路复用系数k1-kn相乘之后，积分该计算结果。虽然时分处理可以省去乘法器和加法器，但还需要数目(X+Y)×n比特位的触发器，这是因为输入的比特位数是X+Y，如此大量的部件造成了电路规模的问题。
在使用CDMA(码分多址)的IS-95系统中，具有不同增益的符号必须在一个帧内发送。在这样的情况下，如果增益是在带宽限制滤波器后面的部分中调节的，那么正如在此之前所描述的，将在输出中出现不连续点，并且滤波将不能满足滤波带宽限制特性。因此增益必须是在滤波器前面的部分中调节。
如在此之前使用图1的在先技术例子所描述的，在已有技术中，用于调节增益的选择器51和乘法器52提供于滤波器之前的部分中，并且如果X是输入数据的比特位数而Y是增益的比特位数，那么数字滤波器53的输入的比特位数将是X+Y比特位。相应地，在已有技术例子情况下在数字滤波器53中需要数字(X+Y)×FF(触发器)的n比特位。
本发明是鉴于上述已有技术的情况而做出的，目的是提供一种新的可变增益数字滤波器，它能够通过在滤波器内合并增益调节电路，以减少电路规模，而在已有技术中增益调节电路被安排在滤波器之前。
根据用于实现上述本发明目的的可变增益数字滤波器，在一种可变增益数字滤波器中，包括位于数字滤波器前面部分中的增益调节电路，该增益调节电路是由用于选择增益的第一选择器和用于以输入数据乘以第一选择器的输出的第一乘法器构成的，该增益调节电路被从在滤波器前面的那部分中移出，并且合并在滤波器内部。
增益调节电路的第一乘法器利用第二选择器为每一固定的时间间隔转换并且输出的系数序列乘以从第一选择器输出的增益信号，并且输出计算结果；第二乘法器利用由第三选择器从移位寄存器的每一输出中选择并且输出的选择输入数据乘以第一乘法器的输出；第二乘法器的输出由一积分电路积分，并且输出。
根据本发明的可变增益数字滤波器是由下面各部分构成的移位寄存器，其是由n(n是正整数)级的触发器构成的，并且通过每一级触发器移位输入数据和产生延迟输出；用于选择增益的第一选择器；用于选择系数序列的第二选择器；用于选择移位寄存器的每一延迟输出的第三选择器；用于将第一选择器的输出乘以第二选择器的输出的第一乘法器；用于将第一乘法器的输出乘以第三选择器的输出的第二乘法器；以及用于积分第二乘法器的输出的积分电路。
做为选择，根据本发明的可变增益数字滤波器的构成为将第一、第二和第三选择器以及第一和第二乘法器分成两组，以致两组中的每一组使用第一到第三选择器和第一和第二乘法器，每一第一到第三选择器对于(T/n)×2(在此T是一个时隙的持续时间，n是滤波器阶数)的时间间隔切换输出。
通过下面基于举例说明本发明优选实施例的附图的描述，本发明的上述的目的、特征以及优点将变得更加明显。
图1是示出已有技术IS-95的在数字滤波器前面部分的一个方块图。
图2是显示已有技术的数字滤波器的结构的一个方块图。
图3是图2所示已有技术的工作过程的一个时序图。
图4是显示根据本发明的数字滤波器的第一实施例的一个方块图。
图5是示出在其中应用本发明的IS-95系统的下游侧传输系统。
图6是图4所示第一实施例的工作过程的一个时序图。
图7是本发明第二实施例的一个方块图。
接下来将参照附图描述根据本发明的可变增益数字滤波器的第一实施例的细节。
在下文中，本发明是以本发明被使用在IS-95系统的下游侧发送部分中的情况描述的。图4是显示根据本发明的数字滤波器的第一实施例的一个方块图。图5示出IS-95系统的下游侧传输系统的方块结构图。
在基带处理器22中经历比如附加CRC[循环冗余校验]，卷积编码，分组交织，长码散射，功率控制位插入，沃尔什散射以及短码散射之后，传送数据21被馈送到数字滤波器23用于限制带宽。数字滤波器23的输出在RF单元24中转换成一个射频然后通过一天线向外部发送。
图4示出本发明的发明部分的数字滤波器23的细节。图4的数字滤波器是由n阶FIR滤波器的时分处理实现的。
现在参照图4，输入数据11(X比特位)被加到具有n级的移位寄存器12。另外，对于每一固定的时间间隔，系数序列k1-kn(J比特位)由选择器14切换，并且由乘法器16利用由选择器15选择的一个增益信号(Y比特位)相乘。该乘出的信号(J+Y比特位)在乘法器17中，被由选择器13在每个固定的时间间隔切换的移位寄存器12的输出(X比特位)相乘，而且计算结果被加到积分电路18。在积分电路18中，对于每一固定的时间间隔积分数据，并且输出(X+Y+J+Log2 n比特位)。
在前述的说明中给出了本实施例的简单的描述，在下文中将更详细的说明本实施例的结构和工作过程。
在图5中，在基带处理器22中经历处理的传输信号被加到数字滤波器23，作为X比特位数据。如图4所示，在数字滤波器23中，X比特位的输入数据被加到n级移位寄存器12。
此时，如果IN(N)是输入数据而IN(N-1)是已经被推迟一个时隙的输入数据，移位寄存器12的输出数据将是IN(N)、IN(N-1)、IN(N-2)、IN(N-n)。选择器13为每次时间间隔T/n切换，并且输出IN(N),IN(N-1),IN(N-2),IN(N-n),T/n是由n除的一个时隙的时段T。
选择器14同样为每次时间间隔T/n切换和输出系数序列k1,k2,…,kn。
已有技术的标准的FIR滤波器不装备选择器SEL 15或乘法器16,而由乘法器17为每次时间间隔T/n计算乘积k1·IN(N-1),k2·IN(N-2),…kn·1N(N-n)，由公式(1)所示的值是以每次时间间隔T通过积分电路18输出的，积分电路18是对于每次时间间隔T(一个时隙)被复位的。
K1·IN(N-1)+k2·IN(N-2)+…+kn·IN(N-n)=ókn·IN(N-1)(1)对于这个情况的时序图被显示在图3中。
接下来涉及的本发明情况，其中使用选择器SEL15和乘法器16，在IS-95系统的下游(从基站到端子)业务信道中，在传送数据中给出一功率控制位部分，而且此部分和另外一个部分的发射功率(增益)必须被改变。
增益1是用于功率控制位的增益，而增益2是用于另外一部分的增益，选择器SEL15执行它们的切换。选择的增益在乘法器16与系数序列kn相乘，然后计算结果在乘法器17与IN(N),IN(N-1),IN(N-2),IN(N-n)相乘。
更具体的说，如果IN(N-1),IN(N-2),IN(N-3)是在特殊的时隙中的功率控制位，而其它位(IN(N-4),IN(N-5),…,IN(N-n))不是功率控制位，那么控制选择器15的输出，使得只有当选择器14的输出是k1、k2和k3时是增益1，而所有其它时间将是增益2。因此与该时隙相对应的积分电路18的输出是如公式2所示的增益1·(k1·IN(N-1)+k2·IN(N-2)+k3·IN(N-3)+增益2·(k4·IN(N-4)+…+kn·IN(N-n))(2)图6示出对于这个情况的时序图。
那么如果IN(N)的数据是在下一个时隙中的功率控制位，那么IN(N-1)，IN(N-2),IN(N-3)以及IN(N-4)变成功率控制位，当选择器14的输出是k1、k2、k3和k4时，选择器15的输出是增益1，而在所有其它时间是增益2，因此于这个时隙对应的积分电路18的输出是如公式3中所示的增益1·(k1·IN(N-1)+k2·IN(N-2)+k3·IN(N-3)+k4·IN(N-4))+增益2·(k5·IN(N-5)+…+kn·IN(N-n))(3)如果IN(N)的数据当前不是功率控制位，那么IN(N-2),IN(N-3)以及IN(N-4)变成功率控制位，当选择器14的输出是k2、k3和k4时，选择器15的输出变成增益1，而在所有其它时间变成增益2，因此与这个时隙对应的积分电路18的输出变成如公式(4)中所示的增益1·(k2·IN(N-2)+k3·IN(N-3)+k4·IN(N-4)+增益2·(k1·IN(N-1)+k5·IN(N-5)+…+kn·IN(N-n))(4)因此，在数字滤波器23中的增益已经被调节并且限定带宽的数据在RF单元24中转换成射频，并且通过天线发送。
我们引用图7，其中示出根据本发明第二实施例的方块结构，接下来参照该图描述本发明的第二实施例。
图7示出使用图4中的每一选择器SEL13、14和15以及乘法器16和17的两个电路，在其中每一选择器以每次时间间隔(T/n)×2地切换输出(在此T是一个时隙的持续时间，而n是滤波器阶数)。
换言之，图4的每一单元是由两个单元构成的，图4的选择器13是由选择器13a和13b构成的，选择器14由选择器14a和14b构成，选择器15由选择器15a以及15b构成，乘法器16由乘法器16a和16b构成，乘法器17由乘法器17a和17b构成。
积分电路的输出时序与图4的输出时序无变化，但是执行的乘法对达到这个计算结果需要两倍的同样多的时间，并且是由两倍的同样的电路执行的。
虽然在图7所示的实施例中的电路规模明显地大于图4的结构，但是当n较高并且工作速度不充分时，本实施例是有效的。本实施例对改善数字滤波器的处理速度也是有效的。
同样地，一实施例可以当做另一实施例，在另一实施例中利用m倍的电路规模实现1/m的乘法器工作速度，并且对于改善数字滤波器的处理速度也是有效的。
如以上描述的那样构成并且工作的本发明具有缩减电路规模的效果。
换言之，在这个发明中，通过将在图1的已有技术例子中的增益选择器51和乘法器52合并成数字滤波器(图4中的15和16)，减小了电路规模。明确的说，在基带处理之后X是数据比特位数的情况下，Y是增益比特位数，J是滤波器系数序列的比特位数，n是滤波器的阶数，在已有技术方法(图1和图2)中的必要的电路规模和本发明的方法(图4)中的必要的电路规模被显示在表1中表1
电路规模的比较说明关于积分电路是相等的，但是关于乘法器，如果X+Y比特位×J比特位和J+Y比特位×X比特位被认为是相等的，那么当X＞J时，本发明的方法具有较小电路规模，而当J＞X时，已有技术方法具有较小电路规模。
然而在任一情况中，本发明的方法具有(Y×n比特位)较少的触发器。相应地，本发明提供电路规模上的大的缩减，除了在当J＞＞X的特殊的情况之外，在该情况中触发器FF的改善程度胜过乘法器恶化的程度。
在增益Y的比特位数或滤波器的阶数n为高的情况下，本发明的效果特别大。
在已经使用具体的条件描述本发明的优选实施例的同时，这样的描述只是用于说明的目的，而将应理解对它们所做出的改变和变化没有脱离下述权利要求的精神或范围。
权利要求
1．一种可变增益数字滤波器，其具有其中的增益调节电路被合并在数字滤波器内的结构，所述增益调节电路包括用于选择增益的第一选择器；以及第一乘法器，其用于用所述第一选择器输出的增益信号乘以输入数据。
2．根据权利1所述的可变增益数字滤波器，其特征在于所述增益调节电路的所述第一乘法器利用第二选择器为每一固定的时间间隔转换并且输出的系数序列乘以从所述第一选择器输出的增益信号；所述第一乘法器的输出在第二乘法器中与由第三选择器从移位寄存器的每一输出中选择和输出的已经被选择的输入数据相乘；以及然后由积分电路积分所述第二乘法器的输出并且输出。
3．一种可变增益数字滤波器，其中包括移位寄存器，其是由多级触发器构成的，并且通过每一级触发器移位输入数据和产生延迟的输出；用于选择增益的第一选择器；用于选择系数序列的第二选择器；用于选择所述移位寄存器的每一延迟输出的第三选择器；用于将所述第一选择器的输出乘以所述第二选择器的输出的第一乘法器；用于将所述第一乘法器的输出乘以所述第三选择器的输出的第二乘法器；以及用于积分所述第二乘法器的输出的积分电路。
4．根据权利3所述的可变增益数字滤波器，其特征在于所述第一、第二和第三选择器以及所述第一和第二乘法器在量上是两倍的，并且使它们中的每一个处理被分开的延迟数据的一半；以及每一个所述第一到第三选择器以(T/n)×2的每一时间间隔切换输出，在此T是一个时隙的持续时间而n是滤波器阶。
5．根据权利3所述的可变增益数字滤波器，其特征在于所述第一、第二和第三选择器以及所述第一和第二乘法器在量上是两倍，为每一所述第一到第三选择器以及所述第一和第二乘法器分开一半负荷；以及每一个所述第一到第三选择器以T/n的每一时间间隔切换输出，在此T是一个时隙的持续时间而n是滤波器阶。
6．根据权利3所述的可变增益数字滤波器，其特征在于所述第一、第二和第三选择器以及所述第一和第二乘法器在量上增加m倍，使得它们中的每一个只是处理n/m延迟的数据，同时容许乘法器处理速度为1/m。
7．根据权利3所述的可变增益数字滤波器，其特征在于所述第一、第二和第三选择器以及所述第一和第二乘法器在量上增加m倍，使得它们中的每一个只是处理n/m延迟的数据，以改善可变增益数字滤波器的处理速度。
全文摘要
已有技术可变增益数字滤波器中,X是基带处理后的数据比特位数,Y是增益比特位数,输入的位数是X+Y,而需要的触发器数目等于(X+Y)×n位,从而导致电路规模过大。本发明的可变增益数字滤波器中,调节增益的选择器和乘法器被安排在数字滤波器内,因此,滤波器输入的比特位数是X,滤波器内的触发器数目是X×n位,而能使触发器的数目减少(Y×n位)。从而安排在滤波器之前的增益调节电路被合并在数字滤波器内部,能够使电路规模减小。
文档编号H03H17/02GK1309467SQ0013674
公开日2001年8月22日 申请日期2000年12月28日 优先权日1999年12月28日
发明者石井达也 申请人:日本电气株式会社