专利名称：非门电路结构的制作方法
技术领域：
本发明涉及一种非门电路结构，特别是涉及一种应用于制作在集成电路中的一种非门电路结构。
但是，当所接收到的外来输入信号无法为理想状态时，例如所接收到的低电平信号为大于0伏特较多的0.75伏特及0.9伏特时，将导致N沟道金属_氧化物晶体管12被稍微开启而产生漏电流，以致于大幅增加了此非门电路的功率消耗。
本发明的上述目的是这样实现的一种非门电路结构，其包含一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于0伏特；一P沟道金属_氧化物晶体管，其栅极耦接至该输入端，而其源极耦接至一电压源；一第一N沟道金属_氧化物晶体管，其漏极耦接至该P沟道金属_氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及一压降组件，耦接于该第一N沟道金属_氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一N沟道金属_氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一N沟道金属_氧化物晶体管于该输入信号在低电平时所产生的漏电流。
根据上述构想，本发明所述的非门电路结构，其中该压降组件为一二极管，其阳极端耦接至该输入端，而其阴极与该第一N沟道金属_氧化物晶体管的栅极共同耦接至一放电路径，以实现压降功能。
根据上述构想，本发明所述的非门电路结构，其中该二极管是由一栅极与漏极间短路的第二N沟道金属_氧化物晶体管所完成，其栅极与漏极共同耦接至该输入端，而其源极是与该第一N沟道金属_氧化物晶体管的栅极共同耦接至一放电路径，以实现压降功能。
根据上述构想，本发明所述的非门电路结构，其中该第二N沟道金属_氧化物晶体管的源极与该第一N沟道金属_氧化物晶体管的栅极通过一第三N沟道金属_氧化物晶体管耦接至接地点，该第三N沟道金属_氧化物晶体管的漏极耦接至该第二N沟道金属_氧化物晶体管的源极与该第一N沟道金属_氧化物晶体管的栅极，而该第三N沟道金属_氧化物晶体管的源极耦接至接地点，至于该第三N沟道金属_氧化物晶体管的栅极则耦接至该输出端。
根据上述构想，本发明所述的非门电路结构，其中还包含一第四N沟道金属_氧化物晶体管以及一第五N沟道金属_氧化物晶体管，其中该第四N沟道金属_氧化物晶体管漏极与源极分别串接至该第二N沟道金属_氧化物晶体管的源极与该第三N沟道金属_氧化物晶体管的漏极，而该第四N沟道金属_氧化物晶体管栅极耦接至该输入端，至于该第五N沟道金属_氧化物晶体管的栅极则共同耦接至该第四N沟道金属_氧化物晶体管的漏极与该第二N沟道金属_氧化物晶体管的源极，该第五N沟道金属_氧化物晶体管的漏极与源极则分别耦接至该输出端与接地点。
根据上述构想，本发明所述的非门电路结构，其中该第二N沟道金属_氧化物晶体管以及第四N沟道金属_氧化物晶体管的尺寸相同。
根据上述构想，本发明所述的非门电路结构，其中该第一N沟道金属_氧化物晶体管的沟道宽度大于该第五N沟道金属_氧化物晶体管的沟道宽度。
根据上述构想，本发明所述的非门电路结构，其中该输入端所接收的该输入信号的低电平为0.7伏特至0.9伏特之间，而该高电平为2.5伏特。
图1是公知的一CMOS非门的电路示意图；图2是本发明为改善现有技术缺陷所发展出来的关于非门电路结构的一较佳实施例的方块示意图；图3是以一二极管来完成该压降组件的电路实例示意图；图4是考虑工艺而以一栅极与漏极间短路的第二N沟道金属_氧化物晶体管来取代该二极管的电路实例示意图；图5是进行闭路控制而发展出来的另一电路实例示意图；图6是本发明所发展出来的最佳电路实例示意图。
请参见图3，其是以一二极管来完成该压降组件23的电路实例示意图，该二极管30的阳极端耦接至该输入端20，而其阴极与该第一N沟道金属_氧化物晶体管的栅极共同耦接至一放电路径(discharge path)，以达成压降功能。其提供该输入端20至该第一N沟道金属_氧化物晶体管21的栅极间至少0.7伏特的一电压下降幅度，进而消除该第一N沟道金属_氧化物晶体管于该输入信号在低电平(例如0.7伏特至0.9伏特之间)时所产生的漏电流。
请参见图4，其是为考虑工艺而以一栅极与漏极间短路的第二N沟道金属_氧化物晶体管40来取代该二极管30的电路实例示意图，其栅极与漏极共同耦接至该输入端20，而其源极则与该第一N沟道金属_氧化物晶体管21的栅极共同耦接至一放电路径，以达成压降功能。
再请参见图5，其是为进行闭路控制而发展出来的另一电路实例示意图，其中该第二N沟道金属_氧化物晶体管40的源极与该第一N沟道金属_氧化物晶体管21的栅极透过一第三N沟道金属_氧化物晶体管50耦接至接地点，而该第三N沟道金属_氧化物晶体管50的漏极耦接至该第二N沟道金属_氧化物晶体管40的源极与该第一N沟道金属_氧化物晶体管21的栅极，该第三N沟道金属氧化物晶体管50的源极耦接至接地点，至于该第三N沟道金属_氧化物晶体管50的栅极则耦接至该输出端24。由于该第二N沟道金属_氧化物晶体管40为二极管式的连接(Diode-connected)，因此可视为一个压降组件。因此，在输入信号为低电平信号(0.7V～0.9V)时，第三N沟道金属_氧化物晶体管50的栅极经由输出信号的回授可产生对接地点的放电路径。而当输入信号电平为高电平信号(2.5)时，此一放电路径会因为第三N沟道金属_氧化物晶体管50关闭而不存在。如此，可使得第一N沟道金属_氧化物晶体管21的栅极电位维持在高电平信号(2.5)，并不会影响到第一N沟道金属_氧化物晶体管21的动作。
再请参见图6，其是本发明所发展出来的最佳电路实例示意图，其中还包含一第四N沟道金属_氧化物晶体管60以及一第五N沟道金属_氧化物晶体管61，其中该第四N沟道金属_氧化物晶体管60漏极与源极分别串接至该第二N沟道金属_氧化物晶体管40的源极与该第三N沟道金属_氧化物晶体管50的漏极，而该第四N沟道金属_氧化物晶体管60栅极耦接至该输入端，至于该第五N沟道金属_氧化物晶体管61的栅极则共同耦接至该第四N沟道金属_氧化物晶体管60的漏极与该第二N沟道金属_氧化物晶体管40的源极，该第五N沟道金属氧化物晶体管61的漏极与源极则分别耦接至该输出端24与接地点。而其中该第二N沟道金属_氧化物晶体管40以及第四N沟道金属_氧化物晶体管60的尺寸可为相同。而该第一N沟道金属_氧化物晶体管21的沟道宽度大于该第五N沟道金属_氧化物晶体管61的沟道宽度。
由于该第二N沟道金属_氧化物晶体管40为二极管式的连接，因此为防止低电平信号经压降组件后的电压仍旧无法降到0V，会造成该第一N沟道金属_氧化物晶体管21尚有少许漏电流，因此，经由串接第四N沟道金属_氧化物晶体管60(如图6的绘示)之后可将该第一N沟道金属_氧化物晶体管21的栅极电压降至更低。
综上所述，即使当所接收到的外来输入信号无法为理想状态时，例如所接收到的低电平信号为大于0伏特甚多的0.7伏特至0.9伏特之间时，本发明的设计仍可有效避免漏电流的产生，以致于可大幅降低非门电路的功率消耗，进而改善现有技术的缺陷，完成本发明的主要目的。本发明能够由熟悉此技术的人员任施匠思而为诸般修饰，但均不脱离权利要求所希望保护的范围。
权利要求
1.一种非门电路结构，其特征在于，包含一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于0伏特；一P沟道金属_氧化物晶体管，其栅极耦接至该输入端，而其源极则耦接至一电压源；一第一N沟道金属_氧化物晶体管，其漏极耦接至该P沟道金属_氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及一压降组件，耦接于该第一N沟道金属_氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一N沟道金属_氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一N沟道金属_氧化物晶体管于该输入信号在低电平时所产生的漏电流。
2.如权利要求1所述的非门电路结构，其特征在于，该压降组件为一二极管，其阳极端耦接至该输入端，而其阴极则与该第一N沟道金属_氧化物晶体管的栅极共同耦接至接地点。
3.如权利要求2所述的非门电路结构，其特征在于，该二极管是由一栅极与漏极间短路的第二N沟道金属_氧化物晶体管所完成，其栅极与漏极共同耦接至该输入端，而其源极则与该第一N沟道金属_氧化物晶体管的栅极共同耦接至接地点。
4.如权利要求3所述的非门电路结构，其特征在于，该第二N沟道金属_氧化物晶体管的源极与该第一N沟道金属_氧化物晶体管的栅极通过一第三N沟道金属_氧化物晶体管耦接至接地点，该第三N沟道金属_氧化物晶体管的漏极耦接至该第二N沟道金属_氧化物晶体管的源极与该第一N沟道金属_氧化物晶体管的栅极，而该第三N沟道金属_氧化物晶体管的源极则耦接至接地点，至于该第三N沟道金属_氧化物晶体管的栅极则耦接至该输出端。
5.如权利要求4所述的非门电路结构，其特征在于，还包含一第四N沟道金属_氧化物晶体管以及一第五N沟道金属_氧化物晶体管，其中该第四N沟道金属_氧化物晶体管漏极与源极分别串接至该第二N沟道金属_氧化物晶体管的源极与该第三N沟道金属_氧化物晶体管的漏极，而该第四N沟道金属_氧化物晶体管栅极则耦接至该输入端，至于该第五N沟道金属_氧化物晶体管的栅极则共同耦接至该第四N沟道金属_氧化物晶体管的漏极与该第二N沟道金属_氧化物晶体管的源极，该第五N沟道金属_氧化物晶体管的漏极与源极则分别耦接至该输出端与接地点。
6.如权利要求5所述的非门电路结构，其特征在于，该第二N沟道金属_氧化物晶体管以及第四N沟道金属_氧化物晶体管的尺寸为相同。
7.如权利要求5所述的非门电路结构，其特征在于，该第一N沟道金属_氧化物晶体管的沟道宽度大于该第五N沟道金属_氧化物晶体管的沟道宽度。
8.如权利要求1所述的非门电路结构，其特征在于，该输入端所接收的该输入信号的低电平介于0.7伏特至0.9伏特之间，而该高电平则为2.5伏特。
全文摘要
本发明提供了一种非门电路结构,其包含:一输入端,其接收一输入信号,该输入信号具有高低两个电平,其中低电平大于0伏特;一P沟道金属氧化物晶体管,其栅极耦接至该输入端,而其源极耦接至一电压源;一第一N沟道金属氧化物晶体管,其漏极耦接至该P沟道金属氧化物晶体管的漏极以形成一输出端,而其源极耦接至接地点;以及一压降组件,耦接于该第一N沟道金属氧化物晶体管的栅极与该输入端之间,其提供该输入端至该第一N沟道金属氧化物晶体管的栅极间的一电压下降幅度,进而消除该第一N沟道金属氧化物晶体管于该输入信号在低电平时所产生的漏电流。
文档编号H03K19/20GK1387319SQ0212310
公开日2002年12月25日 申请日期2002年6月10日 优先权日2002年6月10日
发明者黄超圣 申请人:威盛电子股份有限公司