专利名称：可动态调整的去耦合电容电路的制作方法
技术领域：
本发明涉及一种去耦合电容电路结构，尤其涉及一种可动态调整的去耦合电容电路结构。
背景技术：
由于半导体技术的快速发展，在一很小的面积上常常是由数百个以上的晶体管以及电容器来组成整合电路。这些组件最基本的组成如MOS晶体管，通过这些MOS晶体管来控制栅极动作，组成一系列的逻辑信号等。
传统上当外加电压低于1伏后，在整合电路的周边会需要一些去耦合电容(decoupling capacitor)电路用来抑制噪声，其传统电路结构如图1A与图1B所示，在外加高电压(VDD)与低电压(VSS)间，利用源极与集电极相连接的PMOS晶体管101或NMOS晶体管102串接电阻100来形成去耦合电容电路。或是如图1C所示，使用连接的PMOS晶体管103与NMOS晶体管104形成。
然而，随着制造过程的精密，组件密集度也越来越高，线宽的要求也跟着变窄，尤其当制造过程到0.13微米后，MOS晶体管的栅极氧化层也随之变薄，造成栅极漏电流产生，并使得去耦合电容电路用来抑制噪声的功能大为降低。另一方面，集成电路上漏电流的情况将会耗去大部分的电源，造成线路负载过重，使得组件的驱动电压不足，组件无法正常工作。
发明内容
本发明所要解决的技术问题是提供一种去耦合电容电路结构，能抑制漏电流的产生。
本发明的另一目的是提供一种去耦合电容电路结构，此结构可根据整合电路的工作状态进行动态调整。
本发明的还有一目的是提供一种可动态调整的去耦合电容电路结构，用来降低电源的消耗。
本发明较佳实施例的去耦合电容电路结构至少包括一晶体管开关组件，其中此开关组件可根据对应的整合电路功能区块工作情况，而动态截断去耦合电容电路，因此即使产生漏电流也仅有晶体管开关的源极与集电极和通道截止下的漏电流，远小于电容组件的栅极漏电流，因此可降电源消耗，并提高隔离噪声效果。
为让本发明的上述目的、特征、和优点能更明显易懂，特举一较佳实施例，并配合所附图详细说明如下
图1A至图1C所示为传统的去耦合电容电路。
图2A是根据本发明第一较佳实施例的去耦合电容电路简图。
图2B是根据本发明第一较佳实施例的去耦合电容电路等效电路图。
图3是根据本发明第二较佳实施例的去耦合电容电路简图。
具体实施例方式
图2A所示为本发明较佳实施例的去耦合电容电路结构200，本发明利用一晶体管开关，取代传统的电阻。根据本发明的结构，在外加高电压(VDD)与低电压(VSS)间，使用一电容组件201串接一晶体管开关202形成本发明的去耦合电容电路结构，其中本发明的电容组件201可使用源极与集电极相连接的PMOS晶体管或NMOS晶体管来形成，而晶体管开关202可为一MOS晶体管。
图2A所示晶体管开关202的栅极引出一控制线路，此控制线路可根据整合电路的使用状况而控制晶体管开关202导通或切断，当本发明的晶体管开关202处于导通状况时，其功能就如一电阻203，如图2B所示。
图2A为当晶体管开关202处于切断状况时，其可能产生的电流仅为晶体管开关202源极与集电极和通道截止下的漏电流，此漏电流远小于传统去耦合电容电路结构下电容组件产生的栅极漏电流。
根据上述说明，本发明晶体管开关202由栅极所引出的控制线路，可根据集成电路使用状况而控制晶体管开关202的导通或切断。一般而言，在整合电路中通常会包括多个功能区块，而每一个功能区块会使用多个去耦合电容电路来隔离外界的噪声，当整合电路工作时，并非所有功能区块均会动作。换句话说，当未动作的功能区若是使用传统去耦合电容电路来隔离外界噪声，由于栅极漏电流的关系，仍继续消耗电源，然而本发明的电路结构，当所连接的功能区块未动作时，其会送出一控制信号，将本发明去耦合电容电路结构200的晶体管开关202切断，此时去耦合电容电路结构200所可能产生的漏电流，仅为晶体管开关202源极与集电极和通道截止下的漏电流，远小于电容组件栅极漏电流，因此可降电源消耗，同时提高降低噪声效果。
以图2A较佳实施例而言，使用源极与集电极相连接的PMOS晶体管作为本发明电容组件201，其中PMOS晶体管通道长度约为2um，而通道宽度约为2×105um，其电容大小约为3.6nF，此时栅极漏电流约为911uA。一NMOS晶体管作为本发明晶体管开关202，采用NMOS是因为其电子的飘移速度大于PMOS晶体管，因此使用NMOS晶体管可有较快的切换速度，然而值得注意的是本发明的电路结构也可使用PMOS晶体管控制，而所选用的NMOS晶体管通道长度约为0.26um，而通道宽度约为105um，此时源极与集电极和通道截止下的漏电流约为7uA。一般而言，本发明的晶体管开关设计，通常采用较长的通道设计来降低漏电流。
图3为本发明的电路结构应用于一双晶体管的去耦合电容电路300中。其中NMOS晶体管301与PMOS晶体管302可接收一控制信号来切断去耦合电容电路300导通。例如当去耦合电容电路300所连接的电路未动作时，此时会送出一控制信号将晶体管301与晶体管302导通，将高电压信号(VDD)与低电压信号(VSS)分别传递给PMOS晶体管303与NMOS晶体管304的栅极来截断此两晶体管。
由于本发明的去耦合电容电路结构可进行动态控制，换句话说当对应的整合电路功能区块未进行工作时，可动态截断去耦合电容电路，因此即使产生漏电流也仅有晶体管开关源极与集电极和通道截止下的漏电流，远小于电容组件的栅极漏电流，因此可降电源消耗，同时提高降低噪声效果。
权利要求
1.一种可动态调整的去耦合电容电路，连接于一整合电路，用来隔离外来噪声对整合电路影响，该电路至少包含一电容，连接于第一电压源；以及一开关组件，连接于该电容，而该电容可由开关组件连接于第二电压源，其中当连接的整合电路未工作时，该开关组件会切断电容与第二电压源的连接。
2.如权利要求1所述可动态调整的去耦合电容电路，其特征在于该第一电压源为一高电压源，而该第二电压源为一低电压源。
3.如权利要求1所述可动态调整的去耦合电容电路，其特征在于该第一电压源为一低电压源，而该第二电压源为一高电压源。
4.如权利要求1所述可动态调整的去耦合电容电路，其特征在于该电容为一源极与集电极相连接PMOS晶体管。
5.如权利要求1所述可动态调整的去耦合电容电路，其特征在于该电容为一源极与集电极相连接NMOS晶体管。
6.如权利要求1所述可动态调整的去耦合电容电路，其特征在于该开关组件为一晶体管。
7.一种可动态调整的去耦合电容电路，连接在一整合电路用来隔离外来噪声对整合电路影响，该电路至少包含一电容组件，连接在一第一电压源与第二电压源；以及第一与第二个开关组件，分别连接于该电容组件，其中该电容组件可通过第一开关组件连接于第一电压源，并通过第二开关组件连接于第二电压源，其中当连接的整合电路未工作时，该第一开关组件会切断电容组件与第一电压源的连接，而第二开关组件会切断电容组件与第二电压源的连接。
8.如权利要求7所述可动态调整的去耦合电容电路，其特征在于该第一电压源为一高电压源，而该第二电压源为一低电压源。
9.如权利要求7所述可动态调整的去耦合电容电路，其特征在于该第一电压源为一低电压源，而该第二电压源为一高电压源。
10.如权利要求7所述可动态调整的去耦合电容电路，其特征在于该电容组件系由多个晶体管组成。
11.如权利要求7所述可动态调整的去耦合电容电路，其特征在于该第一开关组件为一晶体管。
12.如权利要求7所述可动态调整的去耦合电容电路，其特征在于该第二开关组件为一晶体管。
全文摘要
本发明提供一种可动态调整的去耦合电容电路，该电路至少包括一晶体管开关组件，此开关组件可根据使用情况动态截断去耦合电容电路，降低漏电流。
文档编号H03H11/00GK1549447SQ03122399
公开日2004年11月24日 申请日期2003年5月8日 优先权日2003年5月8日
发明者王文泰, 胡长芬 申请人:台湾积体电路制造股份有限公司